移位寄存器单元及其驱动方法、移位寄存器以及显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元，其包括输入模块、复位模块、降噪模块和输出模块。输入模块被配置为根据来自第一输入端的第一输入信号和来自第二输入端的第二输入信号控制第一节点的电压，根据来自第一电压端的第一电压信号和第一节点的电压控制第二节点的电压。复位模块被配置为根据来自复位信号端的复位信号和来自第二电压端的第二电压信号，复位第一和第二节点的电压。降噪模块被配置为根据来自第一时钟信号端的第一时钟信号和第二电压信号来保持第一和第二节点的复位电压。输出模块被配置为根据第二节点的电压和第一时钟信号，将来自第二时钟信号端的第二时钟信号或第二电压信号提供给输出模块的输出端。该移位寄存器单元由开关元件组成。

【技术实现步骤摘要】

本专利技术涉及显示
，具体地，涉及移位寄存器单元及其驱动方法、移位寄存器、阵列基板以及显示装置。
技术介绍
液晶显示面板由垂直和水平阵列式像素矩阵组成。在显示过程中通过栅极驱动电路输出栅极扫描信号，逐行扫描各像素单元。阵列基板栅极驱动(GatedriveronArray，简称GOA)是一种将移位寄存器集成于阵列基板上的技术。每个GOA单元作为一个移位寄存器单元将扫描信号依次传递给下一个GOA单元，从而逐行开启薄膜晶体管(Thinfilmtransistor，简称TFT)开关，以便完成像素单元的数据信号输入。现有的GOA电路一般都存在电容升压模块，其利用电容存储电压来保证从晶体管输出的栅极电压保持时间在2个时钟脉冲以上，从而实现扫描脉冲输出。但是在TFT阵列基板上实现电容设计往往需要占用较大的空间，不利于液晶面板的窄边框发展趋势。此外，为了充分打开像素TFT，保证像素电极的充电率，扫描信号的高电平Vgh需要达到25V电压以上。同时现有GOA电路的电容升压模块，能够使GOA内部电路的一些关键节点的电压是高电平Vgh的双倍，即达到50V以上。TFT在这么高的电压下工作，特性容易变化(例如产生Vth漂移)，从而使GOA单元在面板的长时显示过程中稳定性变差，干扰正常扫描信号的输出。
技术实现思路
本文中描述的实施例提供了一种移位寄存器单元及其驱动方法、移位寄存器、阵列基板以及显示装置，其避免了使用常规移位寄存器单元电路的电容设计，可以解放电容占用的较大TFT阵列基板空间，实现更窄边框设计。另外本专利技术的实施例可以避免电容升压带来的关键TFT栅极电压过大，TFT特性容易发生变化的现象。根据本专利技术的第一个方面，提供了一种移位寄存器单元。该移位寄存器单元包括输入模块、复位模块、降噪模块和输出模块。输入模块被配置为根据来自第一输入端的第一输入信号和来自第二输入端的第二输入信号来控制第一节点的电压，根据来自第一电压端的第一电压信号和第一节点的电压来控制第二节点的电压。复位模块被配置为根据来自复位信号端的复位信号和来自第二电压端的第二电压信号，对第一节点的电压和第二节点的电压复位。降噪模块被配置为根据来自第一时钟信号端的第一时钟信号和第二电压信号来保持第一节点和第二节点的复位电压。输出模块被配置为在第二节点的电压和第一时钟信号的控制下，将来自第二时钟信号端的第二时钟信号或者第二电压信号提供给输出模块的输出端。该移位寄存器单元由开关元件组成。在本专利技术的实施例中，输入模块包括第一晶体管、第二晶体管和第三晶体管。第一晶体管的控制极和第一极耦接到第一输入端，第一晶体管的第二极耦接到第一节点。第二晶体管的控制极和第一极耦接到第二输入端，第二晶体管的第二极耦接到第一节点。第三晶体管的控制极耦接到第一节点，第三晶体管的第一极耦接到第一电压端，第三晶体管的第二极耦接到第二节点。在本专利技术的实施例中，复位模块包括第四晶体管和第五晶体管。第四晶体管的控制极耦接复位信号端，第四晶体管的第一极耦接第一节点，第四晶体管的第二极耦接第二电压端。第五晶体管的控制极耦接复位信号端，第五晶体管的第一极耦接第二节点，第五晶体管的第二极耦接第二电压端。在本专利技术的实施例中，降噪模块包括第六晶体管、第七晶体管、第八晶体管和第九晶体管。第六晶体管的控制极和第一极耦接到第一时钟信号端，第六晶体管的第二极耦接到第三节点。第七晶体管的控制极耦接到第一节点，第七晶体管的第一极耦接到第三节点，第七晶体管的第二极耦接到第二电压端。第八晶体管的控制极耦接到第三节点，第八晶体管的第一极耦接到第一节点，第八晶体管的第二极耦接到第二电压端。第九晶体管的控制极耦接到第三节点，第九晶体管的第一极耦接到第二节点，第九晶体管的第二极耦接到第二电压端。在本专利技术的实施例中，第六晶体管的沟道宽长比与第七晶体管的沟道宽长比的比例小于1/4。在本专利技术的实施例中，输出模块包括第十晶体管和第十一晶体管。第十晶体管的控制极耦接到第二节点，第十晶体管的第一极耦接到第二时钟信号端，第十晶体管的第二极耦接到输出端。第十一晶体管的控制极耦接到第一时钟信号端，第十一晶体管的第一极耦接到输出端，第十一晶体管的第二极耦接到第二电压端。在本专利技术的实施例中，所有晶体管都为N型晶体管，第一电压端提供高电平信号，第二电压端提供低电平信号。在本专利技术的实施例中，所有晶体管都为P型晶体管，第一电压端提供低电平信号，第二电压端提供高电平信号。在本专利技术的实施例中，第一时钟信号和第二时钟信号具有相同的时钟周期和振幅但是相位相反，并且第一时钟信号与第二时钟信号的占空比均为1/2。根据本专利技术的第二个方面，提供了一种驱动如上所述的移位寄存器单元的驱动方法。该驱动方法包括：在第一时间段，根据来自第一输入端的第一输入信号来控制第一节点的电压为有效电压，控制第二节点电压为有效电压，并控制移位寄存器单元的输出端输出非有效电压。在第二至n时间段，根据第一输入信号和来自第二输入端的第二输入信号来保持第一节点的电压为有效电压，保持第二节点电压为有效电压，并控制移位寄存器单元的输出端输出有效电压。在第n+1至n+m-1时间段，根据第二输入信号来保持第一节点的电压为有效电压，保持第二节点电压为有效电压，并控制移位寄存器单元的输出端输出非有效电压。在第n+m时间段，向复位信号端提供复位信号以使第一节点的电压和第二节点的电压为非有效电压，控制移位寄存器单元的输出端保持输出非有效电压。n-1等于第二时钟信号的时钟周期的一半，m为大于1且小于n的自然数。根据本专利技术的第三个方面，提供了一种移位寄存器。该移位寄存器包括多个级联的如上所述的移位寄存器单元。第N级移位寄存器单元的第一输入端耦接上一级移位寄存器单元的输出端，第二输入端耦接下一级移位寄存器单元的输出端，输出端耦接下一级移位寄存器单元的第一输入端，复位信号端耦接第N+M-1级移位寄存器单元的输出端。第一级移位寄存器单元的第一输入端输入扫描启动信号。各级移位寄存器单元输入的第一时钟信号和第二时钟信号具有相同的时钟周期和振幅但是相位相反，并且第一时钟信号与第二时钟信号的占空比均为1/2。除了第一级移位寄存器单元之外的其它各级移位寄存器单元输入的第一时钟信号的相位比上一级移位寄存器单元输入的第一时钟信号的相位滞后1/K周期。K为大于4的偶数，M为大于K/2且小于K的自然数。根据本专利技术的第四个方面，提供了一种阵列基板，其包括如上所述的移位寄存器。根据本专利技术的第五个方面，提供了一种显示装置，其包括如上所述的阵列基板。附图说明为了更清楚地说明本专利技术的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制，其中：图1是根据本专利技术的实施例的移位寄存器单元的示意性框图；图2是根据本专利技术的实施例的移位寄存器单元的示例性电路图；图3是如图2所示的移位寄存器单元的各信号的时序图；图4是根据本专利技术的实施例的驱动如图1所示的移位寄存器单元的驱动方法的示意性流程图；图5是根据本专利技术的实施例的移位寄存器的示例性电路图。具体实施方式为了使本专利技术的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本专利技术的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本文档来自技高网...

【技术保护点】
一种移位寄存器单元，包括输入模块、复位模块、降噪模块和输出模块，其中，所述输入模块被配置为根据来自第一输入端的第一输入信号和来自第二输入端的第二输入信号来控制第一节点的电压，根据来自第一电压端的第一电压信号和所述第一节点的电压来控制第二节点的电压；所述复位模块被配置为根据来自复位信号端的复位信号和来自第二电压端的第二电压信号，对所述第一节点的电压和所述第二节点的电压复位；所述降噪模块被配置为根据来自第一时钟信号端的第一时钟信号和所述第二电压信号来保持所述第一节点和所述第二节点的复位电压；所述输出模块被配置为在所述第二节点的电压和所述第一时钟信号的控制下，将来自第二时钟信号端的第二时钟信号或者所述第二电压信号提供给所述输出模块的输出端；其中，所述移位寄存器单元由开关元件组成。

【技术特征摘要】
1.一种移位寄存器单元，包括输入模块、复位模块、降噪模块和输出模块，其中，所述输入模块被配置为根据来自第一输入端的第一输入信号和来自第二输入端的第二输入信号来控制第一节点的电压，根据来自第一电压端的第一电压信号和所述第一节点的电压来控制第二节点的电压；所述复位模块被配置为根据来自复位信号端的复位信号和来自第二电压端的第二电压信号，对所述第一节点的电压和所述第二节点的电压复位；所述降噪模块被配置为根据来自第一时钟信号端的第一时钟信号和所述第二电压信号来保持所述第一节点和所述第二节点的复位电压；所述输出模块被配置为在所述第二节点的电压和所述第一时钟信号的控制下，将来自第二时钟信号端的第二时钟信号或者所述第二电压信号提供给所述输出模块的输出端；其中，所述移位寄存器单元由开关元件组成。2.根据权利要求1所述的移位寄存器单元，其中，所述输入模块包括：第一晶体管、第二晶体管和第三晶体管，其中，所述第一晶体管的控制极和第一极耦接到所述第一输入端，所述第一晶体管的第二极耦接到所述第一节点；所述第二晶体管的控制极和第一极耦接到所述第二输入端，所述第二晶体管的第二极耦接到所述第一节点；所述第三晶体管的控制极耦接到所述第一节点，所述第三晶体管的第一极耦接到所述第一电压端，所述第三晶体管的第二极耦接到所述第二节点。3.根据权利要求1所述的移位寄存器单元，其中，所述复位模块包括：第四晶体管和第五晶体管，其中，所述第四晶体管的控制极耦接所述复位信号端，所述第四晶体管的第一极耦接所述第一节点，所述第四晶体管的第二极耦接所述第二电压端；所述第五晶体管的控制极耦接所述复位信号端，所述第五晶体管的第一极耦接所述第二节点，所述第五晶体管的第二极耦接所述第二电压端。4.根据权利要求1所述的移位寄存器单元，其中，所述降噪模块包括：第六晶体管、第七晶体管、第八晶体管和第九晶体管，其中，所述第六晶体管的控制极和第一极耦接到所述第一时钟信号端，所述第六晶体管的第二极耦接到第三节点；所述第七晶体管的控制极耦接到所述第一节点，所述第七晶体管的第一极耦接到所述第三节点，所述第七晶体管的第二极耦接到所述第二电压端；所述第八晶体管的控制极耦接到所述第三节点，所述第八晶体管的第一极耦接到所述第一节点，所述第八晶体管的第二极耦接到所述第二电压端；所述第九晶体管的控制极耦接到所述第三节点，所述第九晶体管的第一极耦接到所述第二节点，所述第九晶体管的第二极耦接到所述第二电压端。5.根据权利要求4所述的移位寄存器单元，其中，所述第六晶体管的沟道宽长比与所述第七晶体管的沟道宽长比的比例小于1/4。6.根据权利要求1所述的移位寄存器单元，其中，所述输出模块包括：第十晶体管和第十一晶体管，其中，所述第十晶体管的控制极耦接到所述第二节点，所述...

【专利技术属性】
技术研发人员：陈沫，张杨，高吉磊，傅武霞，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11