序列器/解序列器中的时钟数据恢复系统技术方案

技术编号:14886106 阅读:89 留言:0更新日期:2017-03-25 13:02
序列器/解序列器中的时钟数据恢复系统。该时钟数据恢复系统包括:一连续时间线性均衡器,产生第一均衡信号;加总器,迭加该第一均衡信号与反馈均衡信号,并产生迭加信号;第一误差切割器,根据时钟信号以及第一切割电压来切割该迭加信号并产生第一误差信号;第二误差切割器,根据该时钟信号以及第二切割电压来切割该迭加信号并产生第二误差信号;数据切割器,根据该时钟信号以及第三切割电压来切割该迭加信号并产生数据信号;时钟数据恢复电路产生该时钟信号;适应性滤波器,接收该数据信号与该第一误差信号,并据以产生参考电压与决策反馈均衡系数组;以及决策反馈均衡器,接收该数据信号与该决策反馈均衡系数组,并产生该反馈均衡信号。

【技术实现步骤摘要】

本专利技术涉及一种序列器/解序列器(Serializer/Deserializer,简称Serdes)中的电路,且特别涉及一种序列器/解序列器(Serdes)中的时钟数据恢复系统。
技术介绍
电子电路(如芯片、晶粒、集成电路等)是现代信息社会最重要的硬件基础;不同的电子电路可用通道(channel)连接成互连系统,以经由通道交换信号(如信息、数据、讯息、命令和/或分组等等),让不同的电子电路能相互协调运作,发挥加成综合的功能。不过,通道本身的特性也会影响信号往来传输的质量。一般而言,通道是低通性质的,故会减抑信号中的高频部分,导致信号失真(distortion);举例而言,当一个作为发射端的电子电路要经由通道将一方波波形的信号传输至一接收端的电子电路时,接收端接收到的信号波形会是一缓升缓降的波形,已经无法维持方波波形的升沿与降沿。在接收端接收到的信号波形中,其缓升部分可视为一前游标(pre-cursor),其缓升的峰值可视为一主游标,而由峰值缓降的部分则可视为一后游标(post-cursor)。信号失真会进一步造成符元间干扰(ISI,inter-symbolinterference),影响信号传输的质量,例如说是提高误比特率。为了补偿通道造成的影响,可在发射端与接收端中分别设置滤波机制与均衡机制。举例而言,发射端(transmitter,简称Tx)的滤波机制可包括一预强化滤波器(pre-emphasisfilter)用以强化发射端信号的高频部分;接收端(receiver,简称Rx)的均衡机制则可包括一连续时间线性均衡器(continuoustimelinearequalizer,简称CTLE)与一决策反馈均衡器(decisionfeedbackequalizer,简称DFE)。当发射端要将一待传信号传送至接收端时,发射端滤波器会依据多个滤波系数来为待传信号进行滤波,再将滤波后信号驱动至通道;接收端接收通道传来的信号后,会依据多个均衡系数对接收到的信号进行均衡处理,再由均衡后信号中取还其携载的内容和/或其他信息(如时钟)。请参照图1,其所绘示为已知序列器/解序列器(Serdes)示意图。在发射端Tx的电子电路中,预强化滤波器(pre-emphasisfilter)102接收数据信号(datasignal)S并产生过滤的数据信号Sw。其中,预强化滤波器102提高数据信号S中的高频部分的大小(increasethemagnitudeofhigherfrequencies)而成为过滤的数据信号Sw。之后,过滤的数据信号Sw经由通道(channel)104的一端传送至另一端而成为接收信号Sx并且输入接收端Rx的电子电路。在接收端Rx的电子电路中,包括时钟数据恢复系统(clockdatarecoveringsystem)110,用以重建数据信号S。时钟数据恢复系统110包括:数据采样器(datasampler)113、边沿采样器(edgesampler)115、时钟数据恢复电路(clockdatarecoveringcircuit)117、决策反馈均衡器(decisionfeedbackequalizer)119与加总器(adder)111。基本上,在通道104的另一端上的接收信号Sx会输入时钟数据恢复系统110。加总器111将决策反馈均衡器119产生的反馈均衡信号(feedbackequalizingsignal)Sf与接收信号Sx进行加总后产生迭加信号(superposedsignal)Sz。数据采样器113根据数据时钟dCLK来采样迭加信号Sz并产生数据采样信号(sampleddatasignal)Sd。再者,边沿采样器115根据边沿时钟eCLK来采样迭加信号Sz并产生边沿采样信号(samplededgedsignal)Sedg。另外,时钟数据恢复电路117接收采样数据信号Sd以及边沿采样信号Sedg并产生数据时钟dCLK以及边沿时钟eCLK。决策反馈均衡器119接收采样数据信号Sd并产生反馈均衡信号Sf。基本上,图1的时钟数据恢复系统110是对迭加信号Sz进行数据及其数据沿(dataedge)的采样,并利用时钟数据恢复电路117来产生数据时钟dCLK以及边沿时钟eCLK。此类的时钟数据恢复系统110,其时钟数据恢复电路117需要产生两倍数据速率的数据时钟dCLK以及边沿时钟eCLK,用以过度采样(oversampling)迭加信号Sz。再者,数据时钟dCLK以及边沿时钟eCLK彼此之间的相位差为180度。根据以上的说明,时钟数据恢复电路117中需要利用蹦蹦相位检测器(bang-bangphasedetector),用来接收数据采样信号Sd以及边沿采样信号Sedg,并据以产生相位更新信息(phaseupdateinformation)用以调整数据时钟dCLK以及边沿时钟eCLK的相位。很明显地,已知序列器/解序列器并不适用于高速的数据传输系统。举例来说,假设数据信号S的数据速率为16Gbps时,时钟数据恢复电路117需要产生高达8GHz速率的数据时钟dCLK以及边沿时钟eCLK以正负沿采样的方式才能取得时钟相位差异的信息,进而重建数据信号S。
技术实现思路
本专利技术的目的之一是提出一种时钟数据恢复系统,包括:一连续时间线性均衡器,接收一接收信号并产生一第一均衡信号;一加总器,接收该第一均衡信号与一反馈均衡信号,并产生一迭加信号;一第一误差切割器,根据一时钟信号以及一第一切割电压来切割该迭加信号并产生一第一误差信号;一第二误差切割器,根据该时钟信号以及一第二切割电压来切割该迭加信号并产生一第二误差信号;一数据切割器,根据该时钟信号以及一第三切割电压来切割该迭加信号并产生一数据信号;一时钟数据恢复电路,接收该数据信号与该第二误差信号,并据以产生该时钟信号至该数据切割器、该第一误差切割器与该第二误差切割器;一适应性滤波器,接收该数据信号与该第一误差信号,并据以产生一参考电压至该第一误差切割器,并且产生一决策反馈均衡系数组,其中该参考电压等于该第一切割电压;以及一决策反馈均衡器,接收该数据信号与该决策反馈均衡系数组,并据以产生该反馈均衡信号至该加总器。为了对本专利技术的上述及其他方面有更佳的了解,下文特举优选实施例,并配合附图,作详细说明如下。附图说明图1所绘示为已知序列器/解序列器(Serdes)示意图。图2举例示意互连系统的通道对信号传输的影响。图3举例示意符元间干扰。图4所示为向应一逻辑1符元的示意图。图5A所绘示为本专利技术第一实施例的序列器/解序列器的时钟数据恢复系统示意图。图5B所绘示为第一实施例中信号之间的耦合效应(couplingeffect)示意图。图6A所绘示为本专利技术第二实施例的序列器/解序列器的时钟数据恢复系统示意图。图6B所绘示为第二实施例中信号之间的去耦合效应(decouplingeffect)示意图。【符号说明】102:预强化滤波器104:通道110:时钟数据恢复系统111:加总器113:数据采样器115:边沿采样器117:时钟数据恢复电路119:决策反馈均衡器204:通道500、600:时钟数据恢复系统510、610:连续时间线性均衡器520、620:本文档来自技高网
...
<a href="http://www.xjishu.com/zhuanli/62/201510569933.html" title="序列器/解序列器中的时钟数据恢复系统原文来自X技术">序列器/解序列器中的时钟数据恢复系统</a>

【技术保护点】
一种时钟数据恢复系统,包括:连续时间线性均衡器,接收接收信号并产生第一均衡信号;加总器,接收该第一均衡信号与反馈均衡信号,并产生迭加信号;第一误差切割器,根据时钟信号以及第一切割电压来切割该迭加信号并产生第一误差信号;第二误差切割器,根据该时钟信号以及第二切割电压来切割该迭加信号并产生第二误差信号;数据切割器,根据该时钟信号以及第三切割电压来切割该迭加信号并产生数据信号;时钟数据恢复电路,接收该数据信号与该第二误差信号,并据以产生该时钟信号至该数据切割器、该第一误差切割器与该第二误差切割器;适应性滤波器,接收该数据信号与该第一误差信号,并据以产生参考电压至该第一误差切割器,并且产生决策反馈均衡系数组,其中该参考电压等于该第一切割电压;以及决策反馈均衡器,接收该数据信号与该决策反馈均衡系数组,并据以产生该反馈均衡信号至该加总器。

【技术特征摘要】
1.一种时钟数据恢复系统,包括:连续时间线性均衡器,接收接收信号并产生第一均衡信号;加总器,接收该第一均衡信号与反馈均衡信号,并产生迭加信号;第一误差切割器,根据时钟信号以及第一切割电压来切割该迭加信号并产生第一误差信号;第二误差切割器,根据该时钟信号以及第二切割电压来切割该迭加信号并产生第二误差信号;数据切割器,根据该时钟信号以及第三切割电压来切割该迭加信号并产生数据信号;时钟数据恢复电路,接收该数据信号与该第二误差信号,并据以产生该时钟信号至该数据切割器、该第一误差切割器与该第二误差切割器;适应性滤波器,接收该数据信号与该第一误差信号,并据以产生参考电压至该第一误差切割器,并且产生决策反馈均衡系数组,其中该参考电压等于该第一切割电压;以及决策反馈均衡器,接收该数据信号与该决策反馈均衡系数组,并据以产生该反馈均衡信号至该加总器。2.如权利要求1所述的时钟数据恢复系统,其中该决策反馈均衡系数组中包括第一决策反馈均衡系数,且该第二切割电压等于该参考电压减去该第一决策...

【专利技术属性】
技术研发人员:康文柱陈彦中潘辰阳
申请(专利权)人:创意电子股份有限公司台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1