半导体装置及其驱动方法制造方法及图纸

本发明专利技术的实施方式提供一种能够提高电流的控制性的半导体装置及其驱动方法。实施方式的半导体装置具备：第1导电型的第1半导体层；第2导电型的第2半导体层；第1导电型的第3半导体层；第2导电型的第4半导体层；第1电极，连接于所述第2半导体层及所述第4半导体层；第2电极，隔着绝缘膜与所述第2半导体层相邻；第2导电型的第5半导体层；第1导电型的第6半导体层；第2导电型的第7半导体层；第3电极，连接于所述第5半导体层及所述第7半导体层；以及第4电极，隔着绝缘膜与所述第5半导体层相邻。

【技术实现步骤摘要】
[相关申请]本申请享有以日本专利申请2015-178582号(申请日：2015年9月10日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置及其驱动方法。
技术介绍
近年来，作为电力控制用半导体装置，使用MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管)、超级结型MOSFET、IGBT(insulatedgatebipolartransistor：绝缘栅双极型晶体管)及IEGT(InjectionEnhancedGateTransistor：注入增强型绝缘栅晶体管)等。IGBT及IEGT是将电子及空穴这两者用作载流子的双极型半导体装置，因此，与单极型MOSFET相比能够控制更大的电流。然而，在这种电力控制用半导体装置中，也要求更进一步控制大电流。
技术实现思路
本专利技术的实施方式提供一种能够提高电流的控制性的半导体装置及其驱动方法。实施方式的半导体装置具备：第1导电型的第1半导体层；第2导电型的第2半导体层，设置在所述第1半导体层上；第3半导体层，设置在所述第2半导体层上，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第4半导体层，设置在所述第2半导体层上，为第2导电型，且载流子浓度高于所述第2半导体层的载流子浓度；第1电极，连接于所述第2半导体层及所述第4半导体层；第2电极，隔着绝缘膜与所述第2半导体层相邻；第2导电型的第5半导体层，设置在所述第1半导体层之下；第6半导体层，设置在所述第5半导体层之下，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第7半导体层，设置在所述第5半导体层之下，为第2导电型，且载流子浓度高于所述第5半导体层的载流子浓度；第3电极，连接于所述第5半导体层及所述第7半导体层；以及第4电极，隔着绝缘膜与所述第5半导体层相邻。附图说明图1是表示第1实施方式的半导体装置的立体剖视图。图2(a)及(b)是横轴取时间，纵轴取栅极电位，而表示第1实施方式的半导体装置的动作的曲线图，(a)表示MOSFET模式，(b)表示IEGT模式。图3是横轴取集电极电压，纵轴取集电极电流密度，而表示第1实施方式的半导体装置的集电极电压与集电极电流密度的关系的曲线图。图4(a)是示意性地表示第1实施方式的半导体装置的图，(b)是纵轴取位置，横轴取过量(Excess)载流子浓度，而表示IEGT模式的接通状态下的高电阻层内的过量载流子浓度分布的曲线图。图5是横轴取时间，纵轴取栅极电位，而表示第1实施方式的半导体装置的接通动作的曲线图。图6(a)是示意性地表示第1实施方式的半导体装置的图，(b)～(d)是纵轴取Z方向的位置，横轴取过量载流子浓度，而表示半导体装置内的过量载流子分布的图，(b)表示IEGT模式的接通状态，(c)表示在IEGT模式下集电极侧成为低注入的情况，(d)表示MOSFET模式的接通状态，(e)表示断开状态。图7是横轴取时间，纵轴取栅极电位，而表示第1实施方式的半导体装置的断开动作的曲线图。图8(a)是表示第1实施方式的DC-DC(直流-直流)转换器的电路图，(b)是横轴取时间，纵轴取栅极电位，而表示DC-DC转换器的动作的曲线图。图9是表示第2实施方式的半导体装置的剖视图。图10是表示第3实施方式的半导体装置的剖视图。图11是表示第4实施方式的半导体装置的剖视图。图12是表示第5实施方式的半导体装置的立体剖视图。图13是表示第5实施方式的第1变化例的半导体装置的剖视图。图14是表示第5实施方式的第2变化例的半导体装置的剖视图。图15是表示第5实施方式的第3变化例的半导体装置的剖视图。图16是表示第5实施方式的第4变化例的半导体装置的剖视图。图17是表示第5实施方式的第5变化例的半导体装置的剖视图。图18是表示第5实施方式的第6变化例的半导体装置的剖视图。图19是表示第5实施方式的第7变化例的半导体装置的剖视图。图20是表示第5实施方式的第8变化例的半导体装置的剖视图。图21是表示第5实施方式的第9变化例的半导体装置的剖视图。图22是表示第5实施方式的第10变化例的半导体装置的剖视图。图23是表示第5实施方式的第11变化例的半导体装置的剖视图。图24是表示第5实施方式的第12变化例的半导体装置的剖视图。图25是表示第6实施方式的半导体装置的剖视图。图26是表示第7实施方式的半导体装置的立体剖视图。图27是表示第7实施方式的第1变化例的半导体装置的立体剖视图。图28是表示第7实施方式的第2变化例的半导体装置的立体剖视图。图29是表示第7实施方式的第3变化例的半导体装置的立体剖视图。图30是表示第7实施方式的第4变化例的半导体装置的立体剖视图。图31是表示第7实施方式的第5变化例的半导体装置的立体剖视图。图32是表示第7实施方式的第6变化例的半导体装置的立体剖视图。图33是表示第8实施方式的半导体装置的立体剖视图。图34是表示第9实施方式的半导体装置的剖视图。图35是表示第10实施方式的半导体装置的立体剖视图。图36是表示第11实施方式的半导体装置的立体剖视图。图37是表示第12实施方式的半导体装置的立体剖视图。图38是表示第13实施方式的半导体装置的立体剖视图。图39是表示第14实施方式的半导体装置的立体剖视图。图40是表示第15实施方式的封装的剖视图。图41是表示第16实施方式的封装的剖视图。图42是表示第17实施方式的封装的剖视图。图43是表示第18实施方式的封装的剖视图。图44是表示第19实施方式的封装的剖视图。图45是表示第20实施方式的封装的剖视图。图46是表示第21实施方式的半导体装置的制造方法的剖视图。图47是表示第21实施方式的半导体装置的制造方法的剖视图。图48是表示第21实施方式的半导体装置的制造方法的剖视图。图49是表示第21实施方式的半导体装置的制造方法的剖视图。图50是表示第21实施方式的半导体装置的制造方法的剖视图。图51是表示第21实施方式的半导体装置的制造方法的剖视图。图52是表示第21实施方式的半导体装置的制造方法的剖视图。图53是表示第21实施方式的半导体装置的制造方法的剖视图。图54是表示第21实施方式的变化例的半导体装置的制造方法的剖视图。图55是表示第22实施方式的半导体装置的制造方法的剖视图。图56是表示第22实施方式的半导体装置的制造方法的剖视图。图57是表示第22实施方式的半导体装置的制造方法的剖视图。图58是表示第22实施方式的半导体装置的制造方法的剖视图。图59是表示第22实施方式的半导体装置的制造方法的剖视图。图60是表示第23实施方式的半导体装置的制造方法的剖视图。图61是表示第23实施方式的半导体装置的制造方法的剖视图。图62是表示第23实施方式的半导体装置的制造方法的剖视图。图63是表示第23实施方式的半导体装置的制造方法的剖视图。图64是表示第23实施方式的半导体装置的制造方法的剖视图。具体实施方式(第1实施方式)首先，对第1实施方式进行说明。图1是表示本实施方式的半导体装置的立体剖视图。如图1所示，本实施方式的半导体装置是在上下表面设本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：第1导电型的第1半导体层；第2导电型的第2半导体层，设置在所述第1半导体层上；第3半导体层，设置在所述第2半导体层上，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第4半导体层，设置在所述第2半导体层上，为第2导电型，且载流子浓度高于所述第2半导体层的载流子浓度；第1电极，连接于所述第2半导体层及所述第4半导体层；第2电极，隔着绝缘膜与所述第2半导体层相邻；第2导电型的第5半导体层，设置在所述第1半导体层之下；第6半导体层，设置在所述第5半导体层之下，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第7半导体层，设置在所述第5半导体层之下，为第2导电型，且载流子浓度高于所述第5半导体层的载流子浓度；第3电极，连接于所述第5半导体层及所述第7半导体层；以及第4电极，隔着绝缘膜与所述第5半导体层相邻。

【技术特征摘要】
2015.09.10 JP 2015-1785821.一种半导体装置，其特征在于具备：第1导电型的第1半导体层；第2导电型的第2半导体层，设置在所述第1半导体层上；第3半导体层，设置在所述第2半导体层上，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第4半导体层，设置在所述第2半导体层上，为第2导电型，且载流子浓度高于所述第2半导体层的载流子浓度；第1电极，连接于所述第2半导体层及所述第4半导体层；第2电极，隔着绝缘膜与所述第2半导体层相邻；第2导电型的第5半导体层，设置在所述第1半导体层之下；第6半导体层，设置在所述第5半导体层之下，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第7半导体层，设置在所述第5半导体层之下，为第2导电型，且载流子浓度高于所述第5半导体层的载流子浓度；第3电极，连接于所述第5半导体层及所述第7半导体层；以及第4电极，隔着绝缘膜与所述第5半导体层相邻。2.根据权利要求1所述的半导体装置，其特征在于：所述第2电极是以在所述半导体装置为接通状态时，抑制第2导电型载流子从所述第1半导体层向所述第1电极流出的方式配置，所述第4电极是以在所述半导体装置为接通状态时，抑制第1导电型载流子从所述第1半导体层向所述第3电极流出的方式配置。3.根据权利要求1所述的半导体装置，其特征在于：两个所述第2电极配置在夹着所述第2半导体层的位置，对所述两个第2电极中的一个施加与所述第1电极相同的电位。4.根据权利要求1所述的半导体装置，其特征在于：两个所述第4电极配置在夹着所述第5半导体层的位置，对所述两个第4电极中的一个施加与所述第1电极相同的电位。5.根据权利要求1所述的半导体装置，其特征在于：所述第3半导体层及所述第4半导体层沿相对于从所述第3电极朝向所述第1电极的第1方向交叉的第2方向而交替地排列，所述第1电极接触于所述第2半导体层的侧面的上部、所述第3半导体层的侧面及上表面、所述第4半导体层的侧面及上表面，所述第6半导体层及所述第7半导体层沿所述第2方向交替地排列，所述第3电极接触于所述第5半导体层的侧面的下部、所述第6半导体层的侧面及下表面、所述第7半导体层的侧面及下表面。6.根据权利要求5所述的半导体装置，其特征在于：所述第2方向上的所述第4半导体层的长度为所述第2方向上的所述第3半导体层的长度的3倍以上，所述第2方向上的所述第7半导体层的长度为所述第2方向上的所述第6半导体层的长度的3倍以上。7.根据权利要求5所述的半导体装置，其特征在于：所述第2电极沿相对于所述第1方向及所述第2方向交叉的第3方向排列，所述第3方向上的所述第2电极的宽度是所述第2电极间的距离的2倍以上，所述第4电极沿所述第3方向排列，所述第3方向上的所述第4电极的宽度是所述第4电极间的距离的2倍以上。8.根据权利要求5所述的半导体装置，其特征在于：至少一个所述第2电极的所述第2方向上的端部的正上方区域由所述第4半导体层从三个方向包围。9.根据权利要求1所述的半导体装置，其特征在于还具备：第2导电型的第8半导体层，配置在所述第2电极与所述第4电极之间且与所述第1半导体层交替地排列。10.根据权利要求1所述的半导体装置，其特征在于：所述第1～第7半导体层由带隙比硅更大的半导体材料而形成。11.一种半导体装置，其特征在于具备：第1导电型的第1半导体层；第2导电型的第2半导体层，设置在所述第1半导体层上；第3半导体层，设置在所述第2半导体层上，为第1导电型，且载流子浓度高于所述第1半导体层的载流子浓度；第4半导体层，设置在所述第2半导体层上，为第2导电型，且载流子浓度高于所述第2半导体层的载流子浓度；第1电极，接触于所述第2半导体层的侧面的上部、所述第3半导体层的侧面及上表面、所述第4半导体层的侧面及上表面；第2电极，隔着绝缘膜与所述第2半导体层相邻；以及第3电极，配置在所述第1半导体层上且与所述第2半导体层隔开的位置。12.根据权利要求11所述的半导体装置，其特征在于：所述第3半导体层及所述第4半导体层沿相对于从所...

【专利技术属性】
技术研发人员：北川光彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP