形成增强模式III族氮化物器件制造技术
【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求2014年7月21日提交的美国临时申请No.62/027,126以及2014年11月17日提交的美国技术专利申请No.14/542,937的优先权。在先申请的公开被视作本申请的公开的一部分并且通过引用被并入本申请的公开中。关于联邦政府资助的研究或开发的声明本专利技术在ARPA-E所授予的政府支持下进行[项目资助#DE-ARQQQ0212]，政府对本专利技术具有某些权利，包括如果被许可人无法迅速地实现实际应用的话撤销或修改制造许可的权利。
本说明书涉及半导体电子器件，具体地讲，涉及III族氮化物(III-N)半导体器件。
技术介绍
通常利用硅(Si)半导体材料来制造例如高压P-I-N二极管的大多数功率半导体器件和例如功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)的功率晶体管。还使用了碳化硅(SiC)功率器件。III-N器件是受欢迎的半导体器件，其输送大电流并且支持高压，并且提供非常低的导通电阻、高压操作和快速开关时间。例如高电子迁移率晶体管(HEMT)和双向开关(也被称作四象限开关或FQS)一些III-N器件的可以是例如具有负阈值电压的器件的耗尽模式(或D模式)或者常导通器件。即，除非相对于源电极或功率电极，足够负压被施加于栅电极，则器件处于导通状态。在许多应用中，特别是在功率开关电路中，可取的是使用例如具有正阈值电压的器件的增强模式(或E模式)器件，因为这可简化通过栅驱动电路施加于器件的信号的形式并且可防止在器件或电路故障的情况下器件的意外导通。高压III-NE模式器件的可靠加工和制造已被证明是非...
【技术保护点】
一种制造III‑N器件的方法，该方法包括：在基底上形成III‑N沟道层；在所述沟道层上形成III‑N势垒层；在所述势垒层上形成绝缘层；以及在所述器件的第一部分中形成沟槽，形成所述沟槽的步骤包括：去除所述器件的所述第一部分中的所述绝缘层和所述势垒层的一部分，其中，所述器件的所述第一部分中的所述势垒层的剩余部分相距所述沟道层的顶表面具有厚度，所述厚度在预定厚度范围内；在高温下在包括氧的气体环境中对所述III‑N器件进行退火以使所述器件的所述第一部分中的所述势垒层的所述剩余部分氧化；以及去除所述器件的所述第一部分中的所述势垒层的所氧化的剩余部分。
【技术特征摘要】
【国外来华专利技术】2014.07.21 US 62/027,126;2014.11.17 US 14/542,9371.一种制造III-N器件的方法，该方法包括：在基底上形成III-N沟道层；在所述沟道层上形成III-N势垒层；在所述势垒层上形成绝缘层；以及在所述器件的第一部分中形成沟槽，形成所述沟槽的步骤包括：去除所述器件的所述第一部分中的所述绝缘层和所述势垒层的一部分，其中，所述器件的所述第一部分中的所述势垒层的剩余部分相距所述沟道层的顶表面具有厚度，所述厚度在预定厚度范围内；在高温下在包括氧的气体环境中对所述III-N器件进行退火以使所述器件的所述第一部分中的所述势垒层的所述剩余部分氧化；以及去除所述器件的所述第一部分中的所述势垒层的所氧化的剩余部分。2.根据权利要求1所述的方法，其中，所述沟槽的穿过所述势垒层的一部分包括垂直侧壁，所述沟槽的穿过所述绝缘层的一部分包括倾斜侧壁。3.根据权利要求1所述的方法，其中，形成所述沟槽的步骤包括使所述器件的所述第一部分中的所述沟道层的所述顶表面暴露。4.根据权利要求1所述的方法，其中，去除所述器件的所述第一部分中的所述势垒层的所氧化的剩余部分的步骤包括对所述势垒层的所氧化的剩余部分进行湿法蚀刻。5.根据权利要求4所述的方法，其中，去除所述器件的所述第一部分中的所述绝缘层和所述势垒层的所述部分的步骤包括对所述器件的所述第一部分中的所述绝缘层和所述势垒层的所述部分进行干法蚀刻。6.根据权利要求4所述的方法，其中，所述湿法蚀刻包括在碱性溶液中对所述III-N器件进行化学蚀刻。7.根据权利要求1所述的方法，其中，去除所述器件的所述第一部分中的所述绝缘层和所述势垒层的所述部分的步骤包括：在第一气体环境中通过干法蚀刻去除所述器件的所述第一部分中的所述绝缘层以使所述势垒层的第二顶表面暴露；以及在不同于所述第一气体环境的第二气体环境中通过干法蚀刻去除所述器件的所述第一部分中的所述势垒层的所述部分。8.根据权利要求7所述的方法，其中，所述绝缘层包括氮化硅层，所述势垒层包括氮化铝镓(AlxGa1-xN)层，并且其中，所述第二气体环境包括SF6，第三气体环境包括Cl2。9.根据权利要求1所述的方法，其中，所述势垒层包括可通过所述退火而氧化的Al基III-N层，所述沟道层包括在所述退火期间拒绝被氧化的不含铝(Al)的III-N层。10.根据权利要求1所述的方法，其中，所述预定厚度范围为约3nm至10nm。11.根据权利要求1所述的方法，其中，所述高温在300℃和700℃之间。12.根据权利要求1所述的方法，其中，形成绝缘层的步骤包括通过金属有机化学气相沉积(MOCVD)形成作为所述绝缘层的第一氮化硅层，所述方法还包括：在形成所述沟槽之前，通过等离子体增强化学气相沉积(PECVD)形成作为蚀刻掩模层的第二氮化硅层；以及在去除所述器件的所述第一部分中的所述势垒层的所氧化的剩余部分之后，在酸性溶液中通过湿法蚀刻将所述蚀刻掩模层从所述绝缘层去除。13.根据权利要求1所述的方法，还包括至少部分地在所述沟槽中形成栅绝缘体，其中，所述栅绝缘体形成在所述器件的所述第一部分中的所述沟道层的所述顶表面上。14.根据权利要求13所述的方法，其中，形成所述栅绝缘体的步骤包括在所述沟槽中沉积非晶氮化铝硅(AlxSiyN)膜。15.根据权利要求14所述的方法，其中，所述非晶AlxSiyN膜的厚度在1nm和60nm之间。16.根据权利要求14所述的方法，其中，在所述AlxSiyN膜中硅分组分与Al分组分之比y/x小于1/3。17.根据权利要求14所述的方法，其中，沉积所述非晶AlxSiyN膜的步骤包括在高于500℃的生长或沉积温度下形成所述非晶AlxSiyN膜。18.根据权利要求13所述的方法，还包括：形成电耦合至所述沟道层的源触点和漏触点；以及在所述源触点和所述漏触点之间至少部分地在所述沟槽中在所述栅绝缘体上形成栅电极。19.根据权利要求18所述的方法，其中，形成所述III-N势垒层的步骤包括以高于所述沟道层的带隙来形成所述III-N势垒层，使得在所述沟道层中诱发导电沟道；并且形成所述源触点和所述漏触点的步骤包括针对电耦合至所述导电沟道的所述源触点和所述漏触点形成相应欧姆接触。20.一种制造器件的方法，该方法包括：在第一III-N层上提供第二III-N层，所述第二III-N层包括作为III族元素的铝，所述第一III-N层包括镓或铟但是不包括作为III族元素的铝；在所述第二III-N层上提供绝缘层；以及在所述器件的第一部分中形成沟槽，形成所述沟槽的步骤包括：去除所述绝缘层以暴露所述器件的所述第一部分中的所述第二III-N层的一部分；在高温下在包括氧的气体环境中对所述器件进行退火以使所述器件的所述第一部分中的所述第二III-N层的暴露部分氧化；以及去除所述第二III-N层的所氧化的暴露部分并且使所述器件的所述第一部分中的所述第一III-N层的顶表面暴露。21.根据权利要求20所述的方法，其中，使所述第二III-N层的所述暴露部分氧化的步骤使得所述器件的所述第一部分中的所述第二III-N层一直氧化到所述第二III-N层与所述第一III-N层之间的界面，但是不使得任何所述第一III-N层氧化。22.根据权利要求20所述的方法，还包括在所述沟槽中形成电极。23.根据权利要求22所述的方法，还包括在形成所述电极之前形成第二绝缘层，其中，所述第二绝缘层在所述电极与所述沟槽中的所述第一III-N层的所述顶表面之间。24.根据权利要求23所述的方法，其中，所述电极是栅电极，由于所述第一III-N层和第二III-N层之间的组成差异而与所述第一III-N层和第二III-N层之间的界面相邻诱发导电沟道，并且所述方法还包括形成源电极和漏电极，所述源电极和所述漏电极在所述栅电极的相对侧并且电耦合至所述导电沟道。25.根据权利要求24所述的方法，其中，当相对于所述源电极0V被施加于所述栅电极时所述导电沟道耗尽所述沟槽下面的移动电荷，但是当相对于所述源电极足够的正压被施加于所述栅电极时所述导电沟道变得充满移动电荷。26.根据权利要求23所述的方法，其中，所述电极包括在所述绝缘层上方朝着所述漏电极延伸的延伸部分。27.根据权利要求26所述的方法，其中，所述第二绝缘层包括在所述电极的所述延伸部分与所述绝缘层之间的延伸部分。28.根据权利要求20所述的方法，还包括在去除所述器件的所述第一部分中的所述绝缘层之后但是在对所述器件进行退火之前，部分地去除所述器件的所述第一部分中的所述第二III-N层，从而使得所述器件的所述第一部分中的所述第二III-N层的剩余部分具有第一厚度，所述第一厚度小于所述第二III-N层在所述沟槽的相对侧上的部分的第二厚度。29.根据权利要求28所述的方法，其中，所述第一厚度在3nm和10nm之间。30.一种I...
【专利技术属性】
技术研发人员：伍墨，拉柯许·K·拉尔，伊兰·本雅各布，乌梅什·米什拉，卡尔·约瑟夫·诺伊费尔德，
申请(专利权)人：创世舫电子有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。