电子组件、用于制造电子组件的引线框架和方法技术

本发明专利技术涉及一种电子组件，该电子组件包括壳体和至少部分地嵌入到壳体中的引线框架区段。该引线框架部分包括第一象限、第二象限、第三象限和第四象限。每个象限具有第一引线框架部分和第二引线框架部分。每个第一引线框架部分具有第一芯片着陆区。所有四个象限的芯片着陆区相邻地被布置在引线框架部分的公共中心区域上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及根据专利权利要求1所述的电子组件、根据专利权利要求11所述的用于制造电子组件的引线框架、以及根据专利权利要求15所述的用于制造电子组件的方法。
技术介绍
本专利申请要求德国专利申请DE102014110074.3的优先权，该专利申请的公开内容特此通过引用被并入。包括具有嵌入式引线框架的壳体的电子组件根据现有技术是已知的。特别地，已知对应的光电子组件，例如发光二极管组件。在这种电子组件的情况下，嵌入到壳体中的引线框架用于电接触电子组件的电子半导体芯片，并且用于使在电子组件的操作期间在电子半导体芯片中制造的废热耗散。包括多于一个电子半导体芯片的电子组件也是已知的。
技术实现思路
本专利技术的一个目的在于提供一种电子组件。该目的是借助于包括权利要求1的特征的电子组件实现的。本专利技术的另一目的在于提供一种用于制造电子组件的引线框架。该目的是借助于包括权利要求11的特征的引线框架实现的。本专利技术的另一目的在于说明一种用于制造电子组件的方法。该目的是借助于包括权利要求15的特征的方法实现的。在从属权利要求中说明了各种改进方案。一种电子组件包括壳体和部分地嵌入到壳体中的引线框架区段。该引线框架区段包括第一象限（quadrant）、第二象限、第三象限和第四象限。所述象限中的每个包括第一引线框架部分和第二引线框架部分。每个第一引线框架部分包括芯片着陆区（landingarea）。所有四个象限的芯片着陆区与引线框架区段的公共中心区域相邻地被布置。有利地，嵌入到该电子组件的壳体中的引线框架区段的四个象限的芯片着陆区因此彼此非常接近地被布置。这使被布置在引线框架区段的芯片着陆区上的电子组件的电子半导体芯片有可能也彼此非常接近被布置。在电子组件的一个实施例中，四个象限相对于彼此对称地被布置。有利地，这导致嵌入到电子组件的壳体中的引线框架区段的简单且规则的几何结构。在这种情况下，引线框架区段的每个象限的引线框架部分具有相同的尺寸，由此对于布置在各个象限的引线框架部分的芯片着陆区上的电子半导体芯片产生相似或相同的状况。电子组件的引线框架区段的四个象限的对称配置附加地简化电子组件的安装。在这种情况下，电子组件的引线框架区段的象限的相互对称配置可以特别地实现在安装电子组件期间电子组件的自对准。在电子组件的一个实施例中，四个象限相对于彼此旋转对称地被配置。有利地，这实现电子组件的引线框架区段的所有象限的引线框架部分的均匀配置，而不需要引线框架区段的象限的镜像对称配置。因此，可以避免在镜像轴处形成的引线框架区段的机械弱点。在电子组件的一个实施例中，所有四个象限的所有引线框架部分彼此电隔离。这使四个电子半导体芯片有可能经由嵌入到电子组件的壳体中的引线框架区段的四个象限的引线框架部分彼此分离地被驱动。在电子组件的一个实施例中，每个第一引线框架部分的芯片着陆区包括第一外边缘和第二外边缘。在这种情况下，第一象限的第一引线框架部分的第一外边缘与第二象限的第一引线框架部分的第二外边缘平行地并且直接相邻地被布置。第一象限的第一引线框架部分的第二外边缘与第四象限的第一引线框架部分的第一外边缘平行地并且直接相邻地被布置。有利地，这导致电子组件的引线框架区段的四个象限的第一引线框架部分的芯片着陆区的特别紧凑和节省空间的布置。在电子组件的一个实施例中，在所有情况下，在每个芯片着陆区上布置电子半导体芯片、特别是光电子半导体芯片。在这种情况下，每个电子半导体芯片导电连接到相应的象限的第二引线框架部分。电子半导体芯片可以例如是发光二极管芯片（LED芯片）。有利地，电子半导体芯片彼此非常接近地被布置在该电子组件中。如果电子半导体芯片是发光的光电子半导体芯片，则这例如提供以下优点：由各个光电子半导体芯片发射的光从非常靠近的起始点被发射，并且因此良好地被混合。电子半导体芯片在第一引线框架部分的芯片着陆区上的布置以及在电子半导体芯片和第二引线框架部分之间的导电连接使得有可能经由电子组件的引线框架区段的相应象限的第一引线框架部分和第二引线框架部分来电驱动每个电子半导体芯片。在电子组件的一个实施例中，电子半导体芯片的芯片边缘与芯片着陆区的外边缘基本上平行地被定向。有利地，这导致电子半导体芯片的特别紧凑和节省空间的布置，这使电子组件的电子半导体芯片有可能彼此特别接近地被布置。在电气组件的一个实施例中，保护芯片被布置在象限的芯片着陆区上，所述保护芯片导电连接到该象限的第二引线框架部分。保护芯片可以例如是ESD保护芯片，用于保护布置在同一芯片着陆区上的电子半导体芯片免受由于静电放电引起的损害。也有可能在所有情况下在电子组件的引线框架区段的每个象限的芯片着陆区上提供对应的保护芯片。在电子组件的一个实施例中，第一象限的第一引线框架部分被布置在第一象限的第二引线框架部分和第二象限的第二引线框架部分之间。这具有以下优点：第一象限和第二象限的第二引线框架部分通过第一象限的第一引线框架部分彼此分离，所述第二引线框架部分在电子组件的操作期间在较低的温度下被布置，该第一引线框架部分在电子组件的操作期间处于较高的温度，由此在电子组件的操作期间建立特别大的温度梯度，这实现来自第一象限的第一引线框架部分的废热的有效耗散。在电子组件的一个实施例中，第一象限的第一引线框架部分被布置在第一象限的第二引线框架部分和第四象限的第二引线框架部分之间。这具有以下优点：第一象限和第四象限的第二引线框架部分通过第一象限的第一引线框架部分彼此分离，所述第二引线框架部分在电子组件的操作期间处于较低的温度，该第一引线框架部分在电子组件的操作期间处于较高的温度，由此在电子组件的操作期间特别大的温度梯度产生，这实现来自第一象限的第一引线框架部分的废热的有效耗散。一种用于制造电子组件的引线框架包括第一引线框架区段，该第一引线框架区段包括第一象限、第二象限、第三象限和第四象限。所述象限中的每个包括第一引线框架部分和第二引线框架部分。每个第一引线框架部分包括用于容纳电子半导体芯片的芯片着陆区。所有四个象限的芯片着陆区与第一引线框架区段的公共中心区域相邻地被布置。有利地，该引线框架的第一引线框架区段的四个象限的芯片着陆区彼此特别接近，这在由第一引线框架制造的电子组件的情况下实现四个电子半导体芯片在第一引线框架区段的四个象限的四个芯片着陆区上特别密集的布置。在引线框架的一个实施例中，该引线框架包括像第一引线框架区段一样被配置的第二引线框架区段和第三引线框架区段。有利地，该引线框架因此适于在公共工作过程中并行地制造多个电子组件。这有利地实现电子组件的成本有效的制造。在引线框架的一个实施例中，第一引线框架区段的第一象限的第一引线框架部分与第二引线框架区段的第三象限的第一引线框架部分并且与第三引线框架区段的第四象限的第二引线框架部分整体连续地被配置。有利地，这导致引线框架的高的机械稳定性，这简化在由引线框架制造电子组件期间引线框架的处置。特别地，引线框架的引线框架区段的引线框架部分的整体连续配置防止引线框架的各个部分在引线框架的处理期间被折弯（bentaway）或折转。在引线框架的一个实施例中，第一引线框架区段的第一象限的第二引线框架部分与第二引线框架区段的第二象限的第一引线框架部分、与第二引线框架区段的第二象限的第二引线框架部分以及本文档来自技高网...

【技术保护点】
一种电子组件（500），包括壳体（510）和部分地嵌入到所述壳体（510）中的引线框架区段（200），其中所述引线框架区段（200）包括第一象限（210）、第二象限（220）、第三象限（230）和第四象限（240），其中所述象限（210、220、230、240）中的每个包括第一引线框架部分（300）和第二引线框架部分（400），其中每个第一引线框架部分（300）包括芯片着陆区（310），其中所有四个象限（210、220、230、240）的芯片着陆区（310）与所述引线框架区段（200）的公共中心区域（250）相邻地被布置。

【技术特征摘要】
【国外来华专利技术】2014.07.17 DE 102014110074.31.一种电子组件（500），包括壳体（510）和部分地嵌入到所述壳体（510）中的引线框架区段（200），其中所述引线框架区段（200）包括第一象限（210）、第二象限（220）、第三象限（230）和第四象限（240），其中所述象限（210、220、230、240）中的每个包括第一引线框架部分（300）和第二引线框架部分（400），其中每个第一引线框架部分（300）包括芯片着陆区（310），其中所有四个象限（210、220、230、240）的芯片着陆区（310）与所述引线框架区段（200）的公共中心区域（250）相邻地被布置。2.根据权利要求1所述的电子组件（500），其中所述四个象限（210、220、230、240）相对于彼此对称地被配置。3.根据权利要求2所述的电子组件（500），其中所述四个象限（210、220、230、240）相对于彼此旋转对称地被配置。4.根据前述权利要求中的任一项所述的电子组件（500），其中所有四个象限（210、220、230、240）的所有引线框架部分（300、400）彼此电隔离。5.根据前述权利要求中的任一项所述的电子组件（500），其中每个第一引线框架部分（300）的芯片着陆区（310）包括第一外边缘（311）和第二外边缘（312），其中所述第一象限（210）的第一引线框架部分（300）的第一外边缘（311）与所述第二象限（220）的第一引线框架部分（300）的第二外边缘（312）平行地并且直接相邻地被布置，其中所述第一象限（210）的第一引线框架部分（300）的第二外边缘（312）与所述第四象限（240）的第一引线框架部分（300）的第一外边缘（311）平行地并且直接相邻地被布置。6.根据前述权利要求中的任一项所述的电子组件（500），其中在所有情况下电子半导体芯片（530）、特别是光电子半导体芯片被布置在每个芯片着陆区（310）上，其中每个电子半导体芯片（530）导电连接到相应的象限（210、220、230、240）的第二引线框架部分（400）。7.根据权利要求5和6所述的电子组件（500），其中所述电子半导体芯片（530）的芯片边缘（533）与所述芯片着陆区（310）的外边缘（311、312）基本上平行地被定向。8.根据权利要求6和7中的任一项所述的电子组件（500），其中保护芯片（540）被布置在象限（210、220、230、240）的芯片着陆区（310）上，所述保护芯片导电连接到所述象限（210、220、230、240）的第二引线框架部分（400）。9.根据前述权利要求中的任一项所述的电...

【专利技术属性】
技术研发人员：D里希特，M齐茨尔施佩格，C齐赖斯，S格鲁贝尔，
申请(专利权)人：奥斯兰姆奥普托半导体有限责任公司，
类型：发明
国别省市：德国;DE