一种高性能收发信机系统技术方案

一种高性能收发信机系统。本发明专利技术实现了多制式的支持，而且极大的降低了对芯片逻辑资源的消耗，降低了实现成本。本发明专利技术包括PXI背板机箱、主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板；所述PXI背板机箱与所述主控PC系统连接相互通信，所述PXI背板机箱与所述GPIB卡相互连接通信，所述PXI背板机箱与所述基带板BBU相互连接通信，所述PXI背板机箱与所述射频系统逻辑控制数字板相互连接通信；所述射频系统逻辑控制数字板的一端与所述基带板BBU相互连接，所述射频系统逻辑控制数字板的另一端与射频通路板相互连接；所述射频通路板的另一端再与宽带频率综合器相连接；所述主控PC系统还与人机界面模块通过RS485总线相互连接。

【技术实现步骤摘要】

本专利技术属于射频收发机通信领域，具体地涉及一种高性能收发信机系统。
技术介绍
PXI是PCI在仪器领域的扩展（PCIExtensionforInstrumentation），其技术规范是NI公司于1997年9月1日推出的，现已有60多家联盟。PCI局部总线可以在33MHZ和32位数据通路的条件下达到峰值132Mb/s的带宽，在66MHZ和64位数据通路的条件下达到峰值528Mb/s的带宽。在该系统中射频前端需要支持TD-SCDMA，WCDMA和GSM等多种制式，而不同制式下的采样率，工作频率，功率控制，信号滤波，内插，抽取等工作模式和参数都是变化的，单个程序支持所有的功能，会耗费极大的逻辑资源，必须要采用资源非常丰富的FPGA芯片，成本极高。考虑到不同模式并不需要同时工作，没有必要集成到一个程序中，浪费宝贵的硬件资源。
技术实现思路
本专利技术就是针对上述问题，弥补现有技术的不足，提供一种高性能收发信机系统；本专利技术提出了不同的模式编写不同的程序，通过上位机的控制来选择下载不同模式的程序到FPGA中，这样既实现了多制式的支持，而且极大的降低了对芯片逻辑资源的消耗，降低了实现成本。为实现本专利技术的上述目的，本专利技术采用如下技术方案。本专利技术一种高性能收发信机系统，包括PXI背板机箱、主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板；所述PXI背板机箱与所述主控PC系统连接相互通信，所述PXI背板机箱与所述GPIB卡相互连接通信，所述PXI背板机箱与所述基带板BBU相互连接通信，所述PXI背板机箱与所述射频系统逻辑控制数字板相互连接通信；所述射频系统逻辑控制数字板的一端与所述基带板BBU相互连接，所述射频系统逻辑控制数字板的另一端与射频通路板相互连接；所述射频通路板的另一端再与宽带频率综合器相连接；所述主控PC系统还与人机界面模块通过RS485总线相互连接。作为本专利技术的一种优选方案，所述PXI背板机箱分别与主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板之间通过PCI总线进行连接通信。进一步地，所述PCI总线接口是通过两块FPGA芯片实现。作为本专利技术的另一种优选方案，所述射频系统逻辑控制数字板采用以芯片RFV5SX35T为核心的控制电路。另外，本专利技术采用RF3S400A芯片实现PCI总线接口功能和动态下载RFV5SX35T芯片功能。本专利技术的有益效果是。本专利技术一种高性能收发信机系统富有创新性地提供了在高性能收发机中以FPGA可编程逻辑器件为核心的逻辑控制部分的设计与实现。其中本专利技术基于PCI总线接口的动态下载功能，大量地节约了硬件资源和提高了设计的灵活性，使得多制式的方案能在单芯片中实现；基于Aurora协议的高速串行接口模块，能够达到吉比特的速率，适用于高速通信的应用。该套射频前端的逻辑控制反案，以极少的硬件成本成功地完成了高性能的收发机的需求，具有广泛的参考价值。本专利技术基于PXI模块化结构的射频收发机通信系统提出了不同的模式编写不同的程序，通过主控PC系统和人机界面模块的控制来选择下载不同模式的程序到FPGA中，这样既实现了多制式的支持，而且极大的降低了对芯片逻辑资源的消耗，降低了实现成本。附图说明图1是本专利技术基于PXI总线的高性能收发信机系统结构连接框图。图2是本专利技术射频系统逻辑控制数字板的结构框图。具体实施方式如图1所示，为本专利技术基于PXI总线的高性能收发信机系统结构连接框图。图中，包括PXI背板机箱、主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板；所述PXI背板机箱与所述主控PC系统连接相互通信，所述PXI背板机箱与所述GPIB卡相互连接通信，所述PXI背板机箱与所述基带板BBU相互连接通信，所述PXI背板机箱与所述射频系统逻辑控制数字板相互连接通信；所述射频系统逻辑控制数字板的一端与所述基带板BBU相互连接，所述射频系统逻辑控制数字板的另一端与射频通路板相互连接；所述射频通路板的另一端再与宽带频率综合器相连接；所述主控PC系统还与人机界面模块通过RS485总线相互连接。本专利技术的射频系统逻辑控制数字板实现了逻辑控制，其完成的工作包括：提供PCI总线接口供主控处理模块控制整个射频系统；支持芯片程序的动态更新而不需要重新启动系统，以灵活支持多种通信制式；提供RocketIO高速串行接口用于和基带板进行数据的传输；提供接口控制射频系统通路板和频率综合器；对上下行链路IQ数据进行滤波，补偿，功率控制等功能。所述PXI背板机箱分别与主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板之间通过PCI总线进行连接通信。为了保证PCI总线接口不因更新程序而导致系统不识别，需要将PCI接口和动态下载采用资源少，低成本的FPGA芯片来单独实现，与其他逻辑功能分开。这样就需要使用两片FPGA芯片来实现整个系统的功能需求：一块用于实现PCI总线通信接口和动态配置功能，另一块用于实现其他接口和大量信号处理功能。本专利技术采用RF3S400A芯片实现PCI总线接口功能和动态下载RFV5SX35T芯片功能；实现PCI总线通信接口和动态配置另一块FPGA程序的功能，该芯片适用于通信接口设计，支持PCIIP软核的实现。所述射频系统逻辑控制数字板采用以芯片RFV5SX35T为核心的控制电路；所述RFV5SX35T芯片提供大量的硬件乘法器和RocketIO硬核，支持高速串行通信接口和信号处理算法的实现。本专利技术PCI总线接口功能：支持配置空间，IO空间和Memory空间的读写，支持Burst突发方式传输，支持DMA传输，支持中断处理，提供LocalBus用户接口；动态下载功能：根据IO空间的控制信息，判断动态下载的程序源是外部Prom或则内部Memory空间数据，并且存储上位机写入Memory空间的数据，负责将程序数据按照RFV5SX35T芯片配置接口要求的时序写入RFV5SX35T芯片。本文档来自技高网...

【技术保护点】
一种高性能收发信机系统，其特征在于：包括PXI背板机箱、主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板；所述PXI背板机箱与所述主控PC系统连接相互通信，所述PXI背板机箱与所述GPIB卡相互连接通信，所述PXI背板机箱与所述基带板BBU相互连接通信，所述PXI背板机箱与所述射频系统逻辑控制数字板相互连接通信；所述射频系统逻辑控制数字板的一端与所述基带板BBU相互连接，所述射频系统逻辑控制数字板的另一端与射频通路板相互连接；所述射频通路板的另一端再与宽带频率综合器相连接；所述主控PC系统还与人机界面模块通过RS485总线相互连接。

【技术特征摘要】
1.一种高性能收发信机系统，其特征在于：包括PXI背板机箱、主控PC系统、GPIB卡、基带板BBU、射频系统逻辑控制数字板；所述PXI背板机箱与所述主控PC系统连接相互通信，所述PXI背板机箱与所述GPIB卡相互连接通信，所述PXI背板机箱与所述基带板BBU相互连接通信，所述PXI背板机箱与所述射频系统逻辑控制数字板相互连接通信；所述射频系统逻辑控制数字板的一端与所述基带板BBU相互连接，所述射频系统逻辑控制数字板的另一端与射频通路板相互连接；...

【专利技术属性】
技术研发人员：李晓波，
申请(专利权)人：李晓波，
类型：发明
国别省市：辽宁;21