芯片测试装置制造方法及图纸

本实用新型专利技术公开一种芯片测试装置，用于测试芯片，所述测试装置包括多数个次框架、多数个连接器以及多数个盖体。次框架可拆卸地组合成适配于芯片的框架，连接器分别安装于次框架中，盖体分别覆盖于次框架，并使连接器定位于次框架中。连接器可与芯片做电性连接。此芯片测试装置能够根据所希望测试的芯片以多数个次框架来组合出适配的框架，可以节省制造的成本并简化测试的设备。

【技术实现步骤摘要】

本技术涉及芯片测试装置，尤其涉及一种可适配于多种不同尺寸的芯片的芯片测试装置。
技术介绍
随着电子科技的发展，各式各样的芯片不断地被开发出来，开发出来的芯片通常需经过电性测试，以确定其功能是否正常。图1a、1b及1c表示现有的芯片测试装置，用于检测芯片。现有的芯片测试装置主要包括一个框体10、多数个连接器20，一个盖体30以及一个外框40。在外框40中形成一容纳空间42，框体10安装于容纳空间42并通过将盖板30锁固于外框40而使框体10定位于容纳空间42。在框体10中形成多数个容置孔12，每个容置孔12可供放置一个连接器20，而外框40连同其中的框体10以及连接器20可放置在一电路板(未图示)上，在电路板上形成多数个接点，放置于框体10的各容置孔12中的各连接器20分别电性连接于上述的多数个接点。欲测试的芯片则放置于外框40的定位槽44中，并使芯片的接脚与连接器20形成电性连接，如此连接器20使芯片与电路板形成电性连接，而便于测试。但是在上述的构造中，由于框体10的形状及尺寸都是固定的，所以每一种框体10只能用于测试一种芯片，如果希望测试另一种芯片，则需要另外再制作一适合于该种芯片的框体，这样会提高成本，并造成测试设备的复杂化。
技术实现思路
本技术提供一种芯片测试装置，能够根据所希望测试的芯片以多数个次框架来组合出适配的框架，可以节省制造的成本并简化测试的设备。为达上述优点，本技术一实施例提出一种芯片测试装置，用于测试芯片，所述测试装置包括多数个次框架、多数个连接器、多数个盖体以及次框架可拆卸地组合成适配于芯片的框架，连接器分别安装于次框架中，盖体分别覆盖于次框架，并使连接器定位于次框架中，连接器可与芯片做电性连接。在本技术一实施例中，每一次框架具有相对的一底部与一顶部、位于底部与顶部之间的一外周壁以及位于外周壁、底部及顶部之间的至少一容纳部，顶部具有开口以暴露出容纳部，盖体的其中之一盖体覆盖于顶部，盖体具有对应至少一容纳部的至少一第一通孔，底壁具有对应容纳部的第二通孔，每一容纳部用以容纳连接器的其中一个，每一连接器具有一第一端子以及一第二端子，且第一端子与第二端子分别经由第一通孔与第二通孔突出次框架，其中第一端子电性连接于设于框架的芯片，第二端子电性连接于接点的其中一个。在本技术一实施例中，每一次框架还包括多个连接部，这些次框架通过各自的连接部彼此连接，而组合成上述的框架。在本技术一实施例中，一部分的次框架的连接部包括凹部，另一部分的次框架的连接部包括凸部。在本技术一实施例中，每一次框架的连接部包括凹部及凸部。在本技术一实施例中，该些次框架中的至少一个次框架包括多数个该容纳部，该些容纳部的尺寸不相同。该些第一通孔的孔径不相同。在本技术一实施例中，该些连接器为单针弹簧连接器(Pogopin)。在本技术一实施例中，每一盖体具有至少一凸缘，设置于第一通孔的孔缘，当盖体覆盖于顶部时，凸缘卡合于容纳部，使盖体定位于次框架。芯片测试装置还包括一外框，套设于框架的外部。该外框为一体成形的组件或包括多数个外框构件。上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。附图说明图1a是现有的芯片测试装置的立体分解示意图。图1b是现有的芯片测试装置的立体示意图。图1c是图1b的芯片测试装置从另一视角观看的立体示意图。图2为本技术的芯片测试装置的一实施例的立体示意图。图3为本技术的芯片测试装置的另一实施例的立体示意图。图4为本技术的芯片测试装置的次框架的一实施例的立体示意图。图5为本技术的芯片测试装置的两个次框架组合的一实施例的示意图。图6为本技术的芯片测试装置的两个次框架组合的另一实施例的示意图。图7为本技术的芯片测试装置的两个次框架组合的另一实施例的示意图。图8a为本技术的芯片测试装置的次框架的另一实施例的俯视图。图8b为本技术的芯片测试装置的次框架的另一实施例的俯视图。图8c为本技术的芯片测试装置的次框架的另一实施例的俯视图。图8d为本技术的芯片测试装置的次框架的另一实施例的俯视图。具体实施方式图2是本技术的芯片测试装置的一实施例的立体示意图。图3是本技术的芯片测试装置的另一实施例的立体示意图。图4表示本技术的芯片测试装置的次框架的单体的一实施例的立体示意图。请参照图2-4，本技术的芯片测试装置包括多数个次框架100、多数个连接器200、多数个盖体300以及一个讯号传送模块(未图示)，多数个如图4所示的次框架100的单体是可拆卸地组合成适配于各种不同尺寸的芯片的框架，例如以16个次框架100组合成图2所示的框架150或以9个次框架100组合成图3所示的框架160。连接器200分别安装于这些次框架100中，盖体300则分别覆盖于这些次框架100，并使这些连接器200定位于这些次框架100中，因此图2所示的框架150可用于测试一种尺寸的芯片，而图3所示的框架160可用于测试另一种尺寸的芯片。将芯片放置于框架150或框架160的上方，并使芯片的接脚与连接器200做电性连接，讯号传送模块放置在框架150或框架160的下方，讯号传送模块具有多数个接点，这些接点通过该些连接器200与设于框架150或框架160的芯片达成电性连接。以下详细说明每个次框架100的构造。请参阅图5，其表示两个次框架100组合的实施例。在本实施例中，每一次框架100例如具有一底部102与一顶部104、位于底部102与顶部104之间的一外周壁106以及位于外周壁106、底部102及顶部104之间的至少一容纳部108。底部102与顶部104是相向设置，外周壁106连接底部102与顶部104而形成六面体(但不限于六面体)。顶部104具有开口101以暴露出容纳部108，使容纳部108借由开口101而与次框架100的外部相通，盖体300覆盖于顶部104并具有对应容纳部108的第一通孔302，当盖体300覆盖于顶部104时，第一通孔302对准开口101，底部102也具有对应容纳部108的第二通孔103。每一容纳部108用以容纳这些连接器200的其中一个连接器200，每一连接器200具有一第一端子202以及一第二端子204，其中第一端子202延伸经由开口101与第一通孔302而突出框架100，而第二端子204则经由第二通孔103突出次框架100。如此，第一端子202可电性连接于设于如图2所示的框架150或如图3所示的框架160的芯片，而第二端子204可电性连接于讯号传送模块的多数个接点的其中之一。为了方便盖体300固定于顶部104，每一盖体300可具有至少一个凸缘304，设置于第一通孔302的孔缘，当盖体300覆盖于次框架100的顶部104时，凸缘304卡合于容纳部108中(即与外周壁106相卡合)，使盖体300定位于次框架100。在本实施例中，连接器200可以是单针弹簧连接器(Pogopin)，但不限于此，只要是能安装于容纳部108中并电性连接芯片与讯号传送模块的接点的其他型态的连接器也可本文档来自技高网...

【技术保护点】
一种芯片测试装置，用于测试芯片，其特征在于：所述芯片测试装置包括多数个次框架、多数个连接器以及多数个盖体，该些次框架可拆卸地组合成适配于该芯片的框架，该些连接器分别安装于该些次框架中，该些盖体分别覆盖于该些次框架，并使该些连接器定位于该些次框架中，该些连接器可与该芯片做电性连接。

【技术特征摘要】
1.一种芯片测试装置，用于测试芯片，其特征在于：所述芯片测试装置包括多数个次框架、多数个连接器以及多数个盖体，该些次框架可拆卸地组合成适配于该芯片的框架，该些连接器分别安装于该些次框架中，该些盖体分别覆盖于该些次框架，并使该些连接器定位于该些次框架中，该些连接器可与该芯片做电性连接。2.根据权利要求1所述的芯片测试装置，其特征在于：每一次框架具有相对的一底部与一顶部、位于该底部与该顶部之间的一外周壁以及位于该外周壁、该底部及该顶部之间的至少一容纳部，该顶部具有开口以暴露出该至少一容纳部，该些盖体的其中之一盖体覆盖于该顶部，该盖体具有对应该至少一容纳部的至少一第一通孔，该底部具有对应该至少一容纳部的至少一第二通孔，每一容纳部用以容纳该些连接器的其中一个，每一连接器具有一第一端子以及一第二端子，且该第一端子与该第二端子分别经由该第一通孔与该第二通孔突出该次框架，其中该第一端子电性连接于设于该框架的该芯片。3.根据权利要求2所述的芯片测试装置，其特征在于：每一盖体具...

【专利技术属性】
技术研发人员：沈琦崧，余玉龙，
申请(专利权)人：上海兆芯集成电路有限公司，
类型：新型
国别省市：上海;31