一种栅压自举开关电路制造技术

一种栅压自举开关电路，属于模拟集成电路设计领域。包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管，用于改变主开关管的栅端电压以实现其栅源电压为恒定值；所述开关电路为一个晶体管，用于控制栅压提升电路的开启和关闭；所述输入信号Vin通过栅压提升电路中两个以射随器方式连接的三极管连接至主开关管Ms的栅端，主开关管Ms的源端连接输出信号Vout。本发明专利技术提供了一种无自举电容的栅压自举开关电路，不仅消除了由寄生电容带来的电荷共享的问题，也有效降低了电路面积。

【技术实现步骤摘要】

本专利技术属于模拟集成电路设计领域，具体涉及一种栅压自举开关电路。
技术介绍
随着现代通讯技术和信号处理技术的快速发展，对高速、高精度的半导体集成电路的需求越来越大。在信号处理领域，需要将模拟信号转换为数字信号，再通过数字信号处理模块进行进一步的处理。在模拟信号转换到数字信号的过程中，为了满足对模拟信号高线性度采样的要求，通常需要用到栅压自举开关电路。传统的栅压自举开关电路结构如图1所示，由主开关管Ms和栅压自举电路构成，其中栅压自举电路包括电容C1和MOS晶体管M1～M7；其工作原理为：(1)关断相：当CLK为高电平时，M2、M6导通，M4导通，地电位通过M6和M4连接至A节点，M3关断，主开关管Ms关断；A节点连接至M1栅端，进而使得M1也导通，通过M1、M2的通路对电容C1充电，电容两端电压为VDD，则电容C1中存储了C1×VDD的电量；(2)导通相：当CLK转换为低电平时，M2、M6关断，M7、M4、M5导通，电源VDD通过M7和M4对A节点的对地的寄生电容进行充电，A节点电压升高，使得M1截止，M5、M3导通，输入信号通过M3提升电容C1的下极板电压直到其值等于输入电压Vin，由于电容C1上存储的电荷在时钟CLK转换过程中没有放电回路，存储在电容C1上的电荷保持不变，则电容C1上极板的电压就会同步上升，直到其值等于VDD+Vin，此时，主开关管Ms的栅端电压VA＝VDD+Vin，则主开关管Ms的栅源电压VGS为：VGS＝VA-Vin＝VDD+Vin-Vin＝VDD主开关管的导通电阻为：其中，μ为载流子迁移率，COX为主开关管单位面积栅电容，为主开关管宽长比，VGS为主开关管栅源电压，Vth为主开关管导通阈值电压。利用栅压自举电路，使得主开关管导通时栅源电压等于电源电压VDD，从而保持导通电阻恒定不变，即可实现输出信号Vout对输入信号Vin实现高线性度的跟踪。然而，在导通相时，栅压自举电路中MOS管(M1～M5)的寄生电容(CGS、CGD、CSB、CDB等)与自举电容C1会产生电荷共享，导致自举电容上的电荷流失，使得主开关管栅端的电压降低，从而降低导通电阻；同时上述寄生电容的容值与输入电压直接相关，会进一步恶化开关电路的线性度。为了减小寄生电容的影响，传统的自举开关电路通常通过增大自举电容实现，但这会导致芯片面积增大，成本升高。
技术实现思路
本专利技术的目的是提供一种无自举电容的栅压自举开关电路，可有效降低电路面积，提高芯片的可靠性。本专利技术的技术方案如下：一种栅压自举开关电路，包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管，用于改变主开关管的栅端电压以实现其栅源电压为恒定值；所述开关电路为一个晶体管，用于控制栅压提升电路的开启和关闭；所述输入信号Vin通过栅压提升电路中两个以射随器方式连接的三极管连接至主开关管Ms的栅端，主开关管Ms的源端连接输出信号Vout；所述栅压提升电路通过改变主开关管Ms的栅端电压，以实现主开关管Ms的栅源电压为与输入信号Vin无关的恒定值，从而实现栅压提升的功能并同时消除输入信号Vin对主开关管导通电阻的影响。进一步地，如图2所示，为一种栅压自举开关电路的实现方式，所述栅压自举开关电路包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述主开关管Ms为一个NMOS晶体管，其漏极连接输入信号Vin，源极连接输出信号Vout，栅极连接节点C；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管T1和T2，所述偏置模块和负载模块为双端口模块，分别用于向所在支路提供电流偏置和负载；所述两个以射随器方式连接的三极管T1和T2为PNP型三极管，第一PNP型三极管T1的基极连接第二PNP型三极管T2的发射极和偏置模块的第二端口，发射极连接节点C和偏置模块的第一端口，集电极连接负载模块的第一端口；第二PNP型三极管T2的基极连接输入信号Vin，发射极连接第一PNP型三极管T1的基极和偏置模块的第二端口，集电极连接负载模块的第二端口；所述开关电路为一个NMOS晶体管M1，M1的漏极连接节点C，栅极连接时钟信号CLK，源极连接至地。进一步地，如图3所示，为另一种栅压自举开关电路的实现方式，所述栅压自举开关电路包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述主开关管Ms为一个PMOS晶体管，其漏极连接输入信号Vin，源极连接输出信号Vout，栅极连接节点C；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管T1和T2，所述偏置模块和负载模块为双端口模块，分别用于向所在支路提供电流偏置和负载；所述两个以射随器方式连接的三极管T1和T2为NPN型三极管，第一NPN型三极管T1的基极连接输入信号Vin，发射极连接第二NPN型三极管T2的基极和偏置模块的第一端口，集电极连接负载模块的第一端口；第二NPN型三极管T2的基极连接第一NPN型三极管T1的发射极和偏置模块的第一端口，发射极连接节点C和偏置模块的第二端口，集电极连接负载模块的第二端口；所述开关电路为一个PMOS晶体管M1，M1的漏极连接节点C，栅极连接时钟信号CLK，源极连接VDD。本专利技术的有益效果为：1、本专利技术提供了一种无自举电容的栅压自举开关电路，不仅消除了由寄生电容带来的电荷共享的问题，也有效降低了电路面积。2、本专利技术提供的开关电路实现了栅压自举，提高了栅压自举开关电路的线性度；且可采用CMOS、BiCMOS等工艺实现，易于实现和应用。3、本专利技术提供的栅压自举开关电路在栅压提升过程中无时钟控制，简化了电路结构，同时也减小了由于时钟变化引起的沟道电荷注入效应以及时钟馈通效应等对线性度的影响。4、本专利技术提供的栅压自举开关电路中无额外开关晶体管，在导通相时不会产生过压损失，提高了开关器件的可靠性。附图说明图1为现有的栅压自举开关电路的原理图；图2为本专利技术提供的栅压自举开关电路的一种实现形式；图3为本专利技术提供的栅压自举开关电路的另一种实现形式；图4为图2所示的栅压自举开关电路的工作时序图；图5为图3所示的栅压自举开关电路的工作时序图。具体实施方式下面结合附图和实施例，详述本专利技术的技术方案。如图2所示，为本专利技术提供的一种栅压自举开关电路，包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述主开关管Ms为一个NMOS晶体管，其漏极连接输入信号Vin，源极连接输出信号Vout，栅极连接节点C；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管T1和T2，所述偏置模块为双端口模块，用于向所在支路提供电流偏置，所述负载模块为双端口模块，用于向所在支路提供负载；所述两个以射随器方式连接的三极管T1和T2为PNP型三极管，第一PNP型三极管T1的基极连接第二PNP型三极管T2的发射极和偏置模块的第二端口，发射极连接节点C和偏置模块的第一端口，集电极连接负载模块的第一端口；第二PNP型三极管T2的基极连接输入信号Vin，发射极连接第一PNP型三极管T1的基极和偏置模块的第二端口，集电极连接负载模块的第二端口；所述开关本文档来自技高网...

【技术保护点】
一种栅压自举开关电路，包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管，用于改变主开关管的栅端电压以实现其栅源电压为恒定值；所述开关电路为一个晶体管，用于控制栅压提升电路的开启和关闭；所述输入信号Vin通过栅压提升电路中两个以射随器方式连接的三极管连接至主开关管Ms的栅端，主开关管Ms的源端连接输出信号Vout。

【技术特征摘要】
1.一种栅压自举开关电路，包括主开关管Ms，栅压提升电路，开关电路，输入信号Vin，输出信号Vout；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管，用于改变主开关管的栅端电压以实现其栅源电压为恒定值；所述开关电路为一个晶体管，用于控制栅压提升电路的开启和关闭；所述输入信号Vin通过栅压提升电路中两个以射随器方式连接的三极管连接至主开关管Ms的栅端，主开关管Ms的源端连接输出信号Vout。2.根据权利要求1所述的栅压自举开关电路，其特征在于，所述主开关管Ms为一个NMOS晶体管，其漏极连接输入信号Vin，源极连接输出信号Vout，栅极连接节点C；所述栅压提升电路包括偏置模块、负载模块和两个以射随器方式连接的三极管T1和T2，所述偏置模块和负载模块为双端口模块，分别用于向所在支路提供电流偏置和负载；所述两个以射随器方式连接的三极管T1和T2为PNP型三极管，第一PNP型三极管T1的基极连接第二PNP型三极管T2的发射极和偏置模块的第二端口，发射极连接节点C和偏置模块的第一端口，集电极连接负载模块的第一端口；第二PNP型三极管T2的基极连...

【专利技术属性】
技术研发人员：李靖，徐成阳，吴辉贵，王明辉，宁宁，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51