本发明专利技术提供了一种基于PCIe总线的FC‑AE‑1553端点卡，其包括作为所述基于PCIe总线的FC‑AE‑1553端点卡核心的FPGA芯片等，所述FPGA芯片包括用于实现FC‑MAC层功能的FC协议处理模块、用于实现FC‑AE1553交换管理以及数据的DMA收发功能的DMA用户逻辑模块、用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号的中断管理模块、用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作的PCIe接口模块。本发明专利技术协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。
【技术实现步骤摘要】
本专利技术属于高速总线互联网
，具体地，涉及一种基于PCIe总线的FC-AE-1553端点卡。
技术介绍
随着数字技术和微电子技术的迅速发展，航空电子技术日趋完善，更加的智能化和综合化，而数据总线成为了航空电子系统中综合化的关键技术，是影响系统性能的主要因素之一。而传统MIL-STD-1553B(响应式多路传输数据总线)总线1Mb/s的数据传输带宽已经不能达到要求，因此需要一个新的总线技术来取代MIL-STD-1553B。FC-AE-1553(响应式多路光纤传输数据总线)保持了MIL-STD-1553B总线协议的通信方式，并在其基础上进行了一定的功能扩展。同时，FC-AE-1553网络具有光纤通道的高数据传输带宽、低传输延时、高可靠性等优良传输特性，在兼容性方面，FC-AE-1553网络支持对传统MIL-STD-1553B总线的桥接。想要实现FC-AE-1553网络与计算机终端互联，目前主要有两种解决方案。第一种是使用FC-AE-1553端点卡，由于FC-AE-1553协议的复杂性，端点卡一般只建立数据通路，实现FC-AE-1553帧的收发，具体的协议处理交由上层软件处理，这种方案虽然能实现FC-AE-1553网络到计算机终端的互联，但受制于软件组包的速度，效率底下，传输带宽很低。第二种方案是使用基于FPGA芯片的FC-AE-1553控制器，这种控制器主要提供了FC-AE-1553网络到各类用户接口的互联，但它只实现了接口协议的相互转换，无法实现对计算机内存的直接读写。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种基于PCIe总线的FC-AE-1553端点卡，其协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。根据本专利技术的一个方面，提供一种基于PCIe总线的FC-AE-1553端点卡，其特征在于，其包括：FPGA芯片，作为所述基于PCIe总线的FC-AE-1553端点卡的核心；外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；SFP光模块，与所述FPGA芯片相连，用于光电转换；PCIe总线，与所述FPGA芯片相连，用于传输信号；所述FPGA芯片包括：FC协议处理模块，用于实现FC-MAC层的功能；DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA收发功能；中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；所述FC协议处理模块包括：FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；所述DMA用户逻辑模块包括：寄存器模块，用于暂存指令、数据、地址；NC状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；NC命令发送模块，用于发送网络控制器的命令；NT状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；NT命令接收模块，用于接收网络终端的命令；NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；所述PCIe接口模块包括：PCIe软核，用于保证数据读写的稳定性；多通道DMA接口，用于提高系统执行应用程序的效率；所述多通道DMA接口包括：读内存数据通道，用于输出数据的传输；写内存数据通道，用于输入数据的传输；寄存器总线，与寄存器连接，用于和寄存器之间传输信号；所述外围电路包括：电源模块，与所述FPGA芯片相连，用于提供能源；时钟模块，与所述FPGA芯片相连，用于提供连续的脉冲信号；复位模块，与所述FPGA芯片相连，用于控制复位状态；配置芯片，与所述FPGA芯片相连，用于实现FPGA芯片的初始配置，保证FPGA芯片功能的正常；所述PFGA分别通过PCIe总线、SFP光模块与处理器、FC-AE-1553网络相连。优选地，所述电源模块包含1.0V、1.2V、1.8V或2.5V的至少四种输出电压。优选地，所述时钟模块包含106.25MHz、100MHz至少两种输出时钟。优选地，所述时钟模块为MMDC公司的MDS2AV106.2500MHz或MDS2AV125.0000MHz的差分时钟模块。优选地，所述复位模块为RC复位电路，复位时间为200毫秒，并设有复位按钮。优选地，所述FPGA芯片的型号为Xilinx公司Virtex5FXT系列的XC5VFX130T-1FF1738。优选地，所述配置芯片的型号为Xilinx公司的XCF32PVOG48C。优选地，所述SFP光模块的型号为Finisar公司的FTLX8571D3BCL。与现有技术相比，本专利技术具有如下的有益效果：本专利技术协议处理部分全部由FPGA芯片实现，数据读写稳定，具有低延时高带宽的数据传输的特点。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1为本专利技术的模块结构图。具体实施方式下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。如图1所示，本专利技术基于PCIe总线的FC-AE-1553端点卡包括：FPGA(现场可编程门阵列)芯片，作为所述基于PCIe(外设组件互联标准)总线的FC-AE-1553端点卡的核心；外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；SFP(小型可插拔式)光模块，与所述FPGA芯片相连，用于光电转换；PCIe总线，与所述FPGA芯片相连，用于传输信号；所述FPGA芯片包括：FC(光纤通道)协议处理模块，用于实现FC-MAC(光纤通道媒体访问控制子层协议)层的功能；DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA(直接内存访问)收发功能；中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；所述FC协议处理模块包括：FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；所述DMA用户逻辑模块包括：寄存器模块，用于暂存指令、数据、地址；NC(网络控制器)状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；NC命令发送模块，用于发送网络控制器的命令；NT(网络终端)状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；NT命令接收模块，用于接本文档来自技高网...
【技术保护点】
一种基于PCIe总线的FC‑AE‑1553端点卡，其特征在于，其包括：FPGA芯片，作为所述基于PCIe总线的FC‑AE‑1553端点卡的核心；外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；SFP光模块，与所述FPGA芯片相连，用于光电转换；PCIe总线，与所述FPGA芯片相连，用于传输信号；所述FPGA芯片包括：FC协议处理模块，用于实现FC‑MAC层的功能；DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC‑AE1553交换管理以及数据的DMA收发功能；中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；所述FC协议处理模块包括：FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；所述DMA用户逻辑模块包括：寄存器模块，用于暂存指令、数据、地址；NC状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；NC命令发送模块，用于发送网络控制器的命令；NT状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；NT命令接收模块，用于接收网络终端的命令；NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；所述PCIe接口模块包括：PCIe软核，用于保证数据读写的稳定性；多通道DMA接口，用于提高系统执行应用程序的效率；所述多通道DMA接口包括：读内存数据通道，用于输出数据的传输；写内存数据通道，用于输入数据的传输；寄存器总线，与寄存器连接，用于和寄存器之间传输信号；所述外围电路包括：电源模块，与所述FPGA芯片相连，用于提供能源；时钟模块，与所述FPGA芯片相连，用于提供连续的脉冲信号；复位模块，与所述FPGA芯片相连，用于控制复位状态；配置芯片，与所述FPGA芯片相连，用于实现FPGA芯片的初始配置，保证FPGA芯片功能的正常；所述PFGA分别通过PCIe总线、SFP光模块与处理器、FC‑AE‑1553网络相连。...
【技术特征摘要】
1.一种基于PCIe总线的FC-AE-1553端点卡，其特征在于，其包括：FPGA芯片，作为所述基于PCIe总线的FC-AE-1553端点卡的核心；外围电路，与所述FPGA芯片相连，用于调控所述FPGA芯片；SFP光模块，与所述FPGA芯片相连，用于光电转换；PCIe总线，与所述FPGA芯片相连，用于传输信号；所述FPGA芯片包括：FC协议处理模块，用于实现FC-MAC层的功能；DMA用户逻辑模块，与所述FC协议处理模块相连，用于实现FC-AE1553交换管理以及数据的DMA收发功能；中断管理模块，与所述DMA用户逻辑模块相连，用于实现中断寄存器的读写操作、向处理器发送中断请求并提供相应的中断号；PCIe接口模块，与所述DMA用户逻辑模块相连，用于实现处理器对用户逻辑的配置以及所述DMA用户逻辑模块对内存的读写操作；所述FC协议处理模块包括：FC一层协议处理模块，用于实现数据从物理链路接收后的编码规则，并使用接收状态机和发射状态机来保证数据传输的可靠性；FC二层协议处理模块，用于实现帧级管理，包含帧解析、信用管理、时钟同步、接收缓冲和发送缓冲；所述DMA用户逻辑模块包括：寄存器模块，用于暂存指令、数据、地址；NC状态接收模块，与所述寄存器模块相连，用于接收网络控制器的状态；NC命令发送模块，用于发送网络控制器的命令；NT状态发送模块，与所述寄存器模块相连，用于发送网络终端的状态；NT命令接收模块，用于接收网络终端的命令；NC数据帧DMA收发模块，用于接收和发送网络控制器数据帧直接访问的内存；NT数据帧DMA收发模块，用于接收和发送网络终端数据帧直接访问的内存；所述PCIe接口模块包括：PCIe软核，用于保证数据读写的稳定性；多通道DMA接口，用于提高系统执行应用程序的效率；所述多通道DMA接口包括：读内存数据通道，用于输出数据的传输；写内存数...
【专利技术属性】
技术研发人员：俞则人，
申请(专利权)人：中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。