一种宽频带大动态射频接收芯片制造技术

本发明专利技术公开了一种宽频带大动态射频接收芯片，它是集成射频低噪放、混频器、中频可控增益放大器和模数转换器于一芯片内，采用内部混频、放大、采样的处理结构，完成对射频模拟信号的数字化过程。该芯片集成度高，大大缩减硬件体积，并通过流片实现量产，大大降低硬件成本，特别适用于大规模数字相控阵中。

【技术实现步骤摘要】

本专利技术涉及大规模数字相控阵以及航天测控领域。
技术介绍
近几年，随着高速数字电路的性能不断提高，相控阵向着全数字化的方向迈进，数字相控阵成为新的研究方向。数字相控阵是先将模拟信号数字化，然后在数字域进行幅度相位加权，进而合成空间波束。由于是在数字域进行幅度相位加权，多波束形成、自适应等算法变得易于实现，数字相控阵的性能得到显著提高。数字相控阵实现的前提是具备将模拟信号进行数字化的硬件接收平台，硬件平台的性能决定了数字相控阵性能的高低。最简单直接的硬件接收平台是采用可以直接射频采样的模数转化器，将天线接收到的射频模拟信号直接采样量化成数字信号。这种硬件平台要求的模数转换器的输入带宽要高于射频信号的最高频率，而已有的高性能模数转换器输入带宽最高只达3GHz左右，对于高于3GHz波段的信号，射频直采方案已经不再适用，况且这种模数转换器价格昂贵，不适合应用于大规模的数字相控阵中。目前数字相控阵常用的硬件接收平台采用先下变频再中频采样的方案，将天线接收到的射频信号与合适的本振信号下变频变为中频信号，再经滤波、中频放大，送给模数转换器进行采样数字化，如此可降低对模数转换器输入带宽的要求。这种方案采用分离器件级联搭建组成，连线繁多，体大笨重，不利于平台的小型化设计，对于大规模数字相控阵的安装和维修也带来很多不便，此外，器件众多导致器件的一致性变差，严重影响数字相控阵的性能。在不降低性能的前提下，如何降低接收硬件平台的体积和成本，是实现大规模数字相控阵所面临的首要问题。
技术实现思路
本专利技术解决了上述
技术介绍
中所提到的技术问题，将射频低噪放、混频器、中频可控增益放大器和模数转换器集成于一芯片内，大大减小硬件体积，并通过流片实现量产，降低硬件成本，为数字相控阵提供了一种高性能、低成本、体积小的接收硬件平台。本专利技术是这样实现的：一种宽频带大动态射频接收芯片，其特征在于，包括整合驱动模块、低噪放、缓存模块、混频器、可控增益放大器和模数转换器；低噪放接收外部输入的射频差分信号,将射频差分信号进行放大，将放大后的射频差分信号输出至混频器；缓存模块接收外部输入的本振差分信号,将本振差分信号进行调整，将调整后的本振差分信号输出至混频器；混频器将放大后的射频差分信号与调整后的本振差分信号进行混频形成中频差分信号，将中频差分信号输出；可控增益放大器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号进行放大，将放大后的中频差分信号输出至外部；模数转换器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号转换为数字信号，将数字信号输出至整合驱动模块；整合驱动模块将数字信号整合成DDR数据格式采用差分LVDS电平进行输出；通过串口配置设置可控增益放大器的参数；通过时钟接口为模数转换器提供采样时钟。其中，低噪放、缓存模块、混频器、可控增益放大器和模数转换器组成接收通道，宽频带大动态射频接收芯片内包括多路接收通道。其中，宽频带大动态射频接收芯片内部各模块采用独立供电方式。其中，宽频带大动态射频接收芯片采用CMOS制造工艺，采用QFN88封装形式，体积为10mm×10mm×0.85mm。本专利技术具有如下优点：本专利技术集成度高、体积小，成本低，具有宽频带、大动态、高精度、一致性好等优点，特别适用于大规模数字相控阵中。附图说明图1是本专利技术的结构框图。具体实施方式参照图1，芯片内包括整合驱动模块和接收通道，接收通道包括低噪放、缓存模块、混频器、可控增益放大器和模数转换器；芯片外包括第一巴伦、第二巴伦、第三巴伦、第四巴伦、滤波器和滤波网络；本专利技术实施例集成两路并行通道，每路通道又分成射频、中频、ADC三部分，其中射频部分包括低噪放和混频器，中频部分包括可控增益放大器，ADC部分包括一个14位、250MSPS模数转换器，此外还需要外置滤波器、滤波网络和巴伦配合使用，外置滤波器、滤波网络和巴伦可根据不同的实际参数进行选择调整。本专利技术中，射频信号入口和本振入口采用差分输入方式，射频信号经第一巴伦转换为射频差分信号后输入低噪放，输入射频信号频率范围为2.2GHz～2.4GHz，射频输入信号电平最大为-30dBm；低噪放将射频差分信号进行放大，将放大后的射频差分信号输出至混频器；本振信号经第二巴伦转换为本振差分信号后输出至缓存模块，本振信号输入带宽为1.6GHz～2.4GHz，本振信号输入电平为0dBm～10dBm；其中低噪放增益为13dB，混频器增益为9dB，可通过SPI端口将低噪放设置为旁通模式，使得低噪放增益为0dB，如此，射频部分增益分为22dB和9dB两档，有13dB可调增益。缓存模块将本振差分信号进行调整，将调整后的本振差分信号输出至混频器；混频器将放大后的射频差分信号与调整后的本振差分信号进行混频形成中频差分信号，将中频差分信号输出至第三巴伦；第三巴伦将中频差分信号转换为中频单端信号，将中频单端信号输出至滤波器；滤波器将中频单端信号进行滤波，将滤波后的中频单端信号输出至第四巴伦；第四巴伦将滤波后的中频单端信号转换为中频差分信号，将滤波后的中频差分信号输出至可控增益放大器；可控增益放大器将中频差分信号进行放大，将放大后的中频差分信号输出至滤波网络，可控增益放大器的频率范围为10MHz～550MHz；最高增益为20dB，增益可调范围为20dB，增益步长为1dB；滤波网络将放大后的中频差分信号滤除杂波和干扰，将滤波后的中频差分信号输出至模数转换器；模数转换器将滤波后的中频差分信号转换为数字信号，将数字信号输出至整合驱动模块；该模数转换器具有溢出标志端口，FPGA可根据溢出标志，通过SPI端口，配置合适的射频部分增益和中频部分增益；该模数转换器最高采样频率为250MSPS，根据奈奎斯特采样定理，对应采样带宽为125MHz，而不会发生频谱混叠。全功率带宽为600MHz，满量程信号功率为8dBm；模数转换器输出位数为14比特。整合驱动模块将两路数字信号整合成DDR数据格式采用差分LVDS电平进行输出；两路模数转换器输出经过整合采用DDR方式传输数据，即采样时钟的上升沿传输一路模数转换器采样结果，下降沿传输另外一路模数转换器采样结果，再经驱动输出至下级，如此可减少数据输出管脚，方便一个接收硬件平台集成多片芯片。通过串口配置设置可控增益放大器的参数；通过采样时钟接口设置模数转换器的时钟。该模数转换器具有溢出标志端口，FPGA可根据溢出标志，通过SPI端口，配置合适的射频部分增益和中频部分增益。该模数转换器最高采样频率高达250MSPS，根据奈奎斯特采样定理，该模数转换器理论上可对125MHz的宽带信号进行采样，而不会发生频谱混叠。该模数转换器的有效位数为10.5比特，对应的动态范围为63dB，加之射频部分13dB可调增益、中频部分20dB可调增益，该芯片输入的动态范围最高可达96dB。整个接收通道的噪声系数只有7dB。不同芯片不同通道间的增益一致性优于±0.5dB，相位一致性优于±10°；在-45°到60°温度变化范围内，增益变化优于±2dB，相位变化优于±3°。本文档来自技高网...

【技术保护点】
一种宽频带大动态射频接收芯片，其特征在于，包括整合驱动模块、低噪放、缓存模块、混频器、可控增益放大器和模数转换器；低噪放接收外部输入的射频差分信号,将射频差分信号进行放大，将放大后的射频差分信号输出至混频器；缓存模块接收外部输入的本振差分信号,将本振差分信号进行调整，将调整后的本振差分信号输出至混频器；混频器将放大后的射频差分信号与调整后的本振差分信号进行混频形成中频差分信号，将中频差分信号输出；可控增益放大器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号进行放大，将放大后的中频差分信号输出至外部；模数转换器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号转换为数字信号，将数字信号输出至整合驱动模块；整合驱动模块将数字信号整合成DDR数据格式采用差分LVDS电平进行输出；通过串口配置设置可控增益放大器的参数；通过采样时钟接口设置模数转换器的时钟。

【技术特征摘要】
1.一种宽频带大动态射频接收芯片，其特征在于，包括整合驱动模块、低噪放、缓存模块、混频器、可控增益放大器和模数转换器；低噪放接收外部输入的射频差分信号,将射频差分信号进行放大，将放大后的射频差分信号输出至混频器；缓存模块接收外部输入的本振差分信号,将本振差分信号进行调整，将调整后的本振差分信号输出至混频器；混频器将放大后的射频差分信号与调整后的本振差分信号进行混频形成中频差分信号，将中频差分信号输出；可控增益放大器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号进行放大，将放大后的中频差分信号输出至外部；模数转换器接收外部输入的滤波后的中频差分信号，将滤波后的中频差分信号转换为数字信号，将数字信号输出至整合驱...

【专利技术属性】
技术研发人员：张飞，王鹏毅，成亚勇，史东湖，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北;13