一种电荷泵环振型锁相环制造技术

本发明专利技术涉及一种电荷泵环振型锁相环。电荷泵环振型锁相环包括鉴频鉴相器、电荷泵组、自偏置环路滤波器、分频器和快速锁定器。其中鉴频鉴相器、电荷泵组、自偏置环路滤波器和分频器构成第一反馈环路，自偏置环路滤波器、分频器和快速锁定器构成第二反馈环路，两条反馈环路通过自偏置环路滤波器实现嵌套式的连接。本发明专利技术中的第一反馈环路为锁相环稳定状态的工作环路，第二反馈环路为快速锁定环路，第二反馈环路的粗调整能力显著提高了锁相环的锁定速度。同时本发明专利技术还在多个内部结构中采用自偏置技术以避免使用电阻器件，显著降低了电荷泵环振型锁相环的输出抖动和对制程的工艺依赖性。

【技术实现步骤摘要】

本专利技术涉及一种锁相环，尤其涉及一种电荷泵环振型锁相环。
技术介绍
电荷泵环振型锁相环是一种常见的锁相环结构，一般包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器。电荷泵环振型锁相环在锁定过程中，通过鉴频鉴相器分辨出输入时钟信号与锁相环输出时钟分频后信号的相位差控制电荷泵工作，电荷泵产生对应控制电压，控制电压通过低通环路滤波器抑制稳态误差后，控制压控振荡器由低频向高频振荡。在锁相环电路中，鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和分频器形成了一个反馈系统，该反馈系统直到参考时钟和反馈信号相位一致或者相差一个固定值时，将锁相环锁定。因此通过锁相环电路，可产生频率和相位被锁定到固定频率和相位的输出信号。通常情况下，电荷泵环振型锁相环需要鉴频鉴相器调整电荷泵控制环振由低频向高频振荡，由于初始频率较低，锁相环需要较长的时间才能进入锁定。且一旦发生失锁，整个锁相环重新进入稳定状态还是需要较长时间。另一方面，传统的电荷泵环振型锁相环采用电阻/电容结构环路滤波器的低通模型，锁相环的环路带宽及阻尼因子是一个固定值，因此存在着随着输出频率增加，带宽不足而抖动增大的问题。同时，传统的电荷泵环振型锁相环需要维持环振在工作频带内的线性，因此还需要基准供环振稳定振荡，需要消耗额外的面积及功耗。
技术实现思路
本专利技术要解决的技术问题是提供一种能够快速锁定、抖动低的锁相环，。本专利技术解决其技术问题所采用的技术方案是：一种电荷泵环振型锁相环，包括鉴频鉴相器、电荷泵组、自偏置环路滤波器、自适应快速锁定器、压控振荡器和分频器，所述电荷泵组由并联的第一电荷泵和第二电荷泵构成，所述电荷泵环振型锁相环内设置有第一反馈环路和第二反馈环路；所述鉴频鉴相器、电荷泵组、自偏置环路滤波器、压控振荡器和分频器依次相连，分频器的输出端与鉴频鉴相器的输入端相连，以此构成所述电荷泵环振型锁相环的第一反馈环路；所述自适应快速锁定器的输出端接入自偏置环路滤波器的输入端，所述分频器的输出端还连接自适应快速锁定器的输入端，所述自适应快速锁定器、自偏置环路滤波器、压控振荡器和分频器构成所述电荷泵环振型锁相环的第二反馈环路。所述鉴频鉴相器的输入端同时接受输入时钟信号和分频器输出的分频时钟信号，所述鉴频鉴相器的输出端分别向第一电荷泵和第二电荷泵输出控制信号,所述第一电荷泵的输出端与自适应快速锁定器的输出端合并连接后接入自偏置环路滤波器，所述第二电荷泵的输出端单独接入自偏置环路滤波器。所述电荷泵环振型锁相环能够提供复位信号RST给鉴频鉴相器、自适应快速锁定器、自偏置环路滤波器和分频器使鉴频鉴相器、自适应快速锁定器、自偏置环路滤波器和分频器处于复位状态，所述自适应快速锁定器能够提供使能信号给鉴频鉴相器、第一电荷泵和第二电荷泵控制鉴频鉴相器、第一电荷泵和第二电荷泵开启/关闭。具体的，所述自偏置环路滤波器包括第一开关电容、第二开关电容、第三开关电容、第一自偏置发生器、第二自偏置发生器和第三自偏置发生器；所述第一开关电容、第二开关电容和第三开关电容具有相同的结构，每个开关电容均由一个晶体管和与该晶体管的漏极连接的电容组成，晶体管的栅极连接复位信号，晶体管的源极连接电源；第一开关电容的第一电容与第一电荷泵的输出、自适应快速锁定器的输出和第一自偏置发生器的输入连接；第二开关电容的第二电容与第二电荷泵的输出、第二自偏置发生器的输入和第一自偏置发生器的输出连接；第三开关电容的第三电容与第二自偏置发生器的输出和第三自偏置发生器的输入连接；第三自偏置发生器产生控制信号输出给压控振荡器。进一步的，所述第一自偏置发生器、第二自偏置发生器和第三自偏置发生器结构相同，每个自偏置发生器均包括差分输入的放大器,第一对称负载、第二对称负载和电流镜反馈回路；第一对称负载由源极和漏极相互耦合的PMOS晶体管M4和PMOS晶体管M5组成，第二对称负载由源极和漏极相互耦合的PMOS晶体管M6和PMOS晶体管M7组成；所述放大器的一端输入连接PMOS晶体管M4的栅极，另一端输入同时连接PMOS晶体管M4的漏极、PMOS晶体管M5的栅极和漏极；所述电流镜反馈回路包括NMOS晶体管M8和NMOS晶体管M9，NMOS晶体管M8的栅极、NMOS晶体管M9的栅极和放大器的输出相互连接，第一对称负载的漏极输出连接NMOS晶体管M8的源极，第二对称负载的漏极输出连接NMOS晶体管M9的源极；第一对称负载和第二对称负载的源极均连接电源，PMOS晶体管M4的栅极作为自偏置发生器的输入端，PMOS晶体管M7的栅极作为自偏置发生器的输出端。具体的，所述自适应快速锁定器包括第一频率电压转换器、第二频率电压转换器、控制补偿器、比较器、基准和自适应电荷调整器；第一频率电压转换器的输入连接分频时钟和输入时钟，输出连接比较器；第二频率电压转换器的输入连接输入时钟，输出连接比较器和控制补偿器；比较器输出两个互补的比较结果E及EN；基准的输出连接控制补偿器；自适应电荷调整器同时连接比较器和控制补偿器。进一步的，所述第一频率电压转换器和第二频率电压转换器具有相同的结构，每个频率电压转换器均包括鉴频器，第四开关电容，第五开关电容，第六开关电容和恒流源；第四开关电容由晶体管M25和第四电容组成，第五开关电容由晶体管M26和第五电容组成，第六开关电容由晶体管M27和第六电容组成；晶体管M25的源极连接电源，栅极连接鉴频器，漏极连接第四电容和晶体管M26的源极；晶体管M26的栅极连接鉴频器，漏极连接第五电容、恒流源和晶体管M27的源极；晶体管M27的栅极连接复位信号，漏极连接第六电容并输出信号；所述鉴频器将输入信号的频率特征转换为开关的控制信号,控制开关电容内电容充/放电，将信号频率与电流的关系转换为电容上电压量。进一步的，所述控制补偿器包括PMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M15、PMOS晶体管M16、NMOS晶体管M12、NMOS晶体管M13和NMOS晶体管M14；PMOS晶体管M10和PMOS晶体管M11的源漏相连；PMOS晶体管M11的栅极连接第二频率电压转换器输出的电压信号，PMOS晶体管M10的栅极连接其自身的漏极和PMOS晶体管M11的漏极；NMOS晶体管M12的漏极连接NMOS晶体管M14的栅极、PMOS晶体管M10的漏极和PMOS晶体管M11的漏极，NMOS晶体管M12的栅极连接NMOS晶体管M13的源极和NMOS晶体管M14的漏极，NMOS本文档来自技高网...

【技术保护点】
一种电荷泵环振型锁相环，其特征是：包括鉴频鉴相器(PFD)、电荷泵组、自偏置环路滤波器(1)、自适应快速锁定器(2)、压控振荡器(VCO)和分频器(N/D)，所述电荷泵组由并联的第一电荷泵(CP1)和第二电荷泵(CP2)构成，所述电荷泵环振型锁相环内设置有第一反馈环路和第二反馈环路；所述鉴频鉴相器(PFD)、电荷泵组、自偏置环路滤波器(1)、压控振荡器(VCO)和分频器(N/D)依次相连，分频器(N/D)的输出端与鉴频鉴相器(PFD)的输入端相连，以此构成所述电荷泵环振型锁相环的第一反馈环路；所述自适应快速锁定器(2)的输出端接入自偏置环路滤波器(1)的输入端，所述分频器(N/D)的输出端还连接自适应快速锁定器(2)的输入端，所述自适应快速锁定器(2)、自偏置环路滤波器(1)、压控振荡器(VCO)和分频器(N/D)构成所述电荷泵环振型锁相环的第二反馈环路；所述鉴频鉴相器(PFD)的输入端同时接受输入时钟(F_CLKIN)信号和分频器(N/D)输出的分频时钟(N_HCLK)信号，所述鉴频鉴相器(PFD)的输出端分别向第一电荷泵(CP1)和第二电荷泵(CP2)输出控制信号(UP/DOWN),所述第一电荷泵(CP1)的输出端与自适应快速锁定器(2)的输出端合并连接后接入自偏置环路滤波器(1)，所述第二电荷泵(CP2)的输出端单独接入自偏置环路滤波器(1)；所述电荷泵环振型锁相环能够提供复位信号RST给鉴频鉴相器(PFD)、自适应快速锁定器(2)、自偏置环路滤波器(1)和分频器(N/D)使鉴频鉴相器(PFD)、自适应快速锁定器(2)、自偏置环路滤波器(1)和分频器(N/D)处于复位状态，所述自适应快速锁定器(2)能够提供使能信号EN给鉴频鉴相器(PFD)、第一电荷泵(CP1)和第二电荷泵(CP2)控制鉴频鉴相器(PFD)、第一电荷泵(CP1)和第二电荷泵(CP2)开启/关闭。...

【技术特征摘要】
1.一种电荷泵环振型锁相环，其特征是：包括鉴频鉴相器(PFD)、电荷
泵组、自偏置环路滤波器(1)、自适应快速锁定器(2)、压控振荡器(VCO)
和分频器(N/D)，所述电荷泵组由并联的第一电荷泵(CP1)和第二电荷泵(C
P2)构成，所述电荷泵环振型锁相环内设置有第一反馈环路和第二反馈环路；
所述鉴频鉴相器(PFD)、电荷泵组、自偏置环路滤波器(1)、压控振荡器
(VCO)和分频器(N/D)依次相连，分频器(N/D)的输出端与鉴频鉴相器(PF
D)的输入端相连，以此构成所述电荷泵环振型锁相环的第一反馈环路；
所述自适应快速锁定器(2)的输出端接入自偏置环路滤波器(1)的输入端，
所述分频器(N/D)的输出端还连接自适应快速锁定器(2)的输入端，所述自
适应快速锁定器(2)、自偏置环路滤波器(1)、压控振荡器(VCO)和分频器
(N/D)构成所述电荷泵环振型锁相环的第二反馈环路；
所述鉴频鉴相器(PFD)的输入端同时接受输入时钟(F_CLKIN)信号和分频
器(N/D)输出的分频时钟(N_HCLK)信号，所述鉴频鉴相器(PFD)的输出端
分别向第一电荷泵(CP1)和第二电荷泵(CP2)输出控制信号(UP/DOWN),所述
第一电荷泵(CP1)的输出端与自适应快速锁定器(2)的输出端合并连接后接
入自偏置环路滤波器(1)，所述第二电荷泵(CP2)的输出端单独接入自偏置
环路滤波器(1)；
所述电荷泵环振型锁相环能够提供复位信号RST给鉴频鉴相器(PFD)、自
适应快速锁定器(2)、自偏置环路滤波器(1)和分频器(N/D)使鉴频鉴相器
(PFD)、自适应快速锁定器(2)、自偏置环路滤波器(1)和分频器(N/D)

\t处于复位状态，所述自适应快速锁定器(2)能够提供使能信号EN给鉴频鉴相
器(PFD)、第一电荷泵(CP1)和第二电荷泵(CP2)控制鉴频鉴相器(PFD)、
第一电荷泵(CP1)和第二电荷泵(CP2)开启/关闭。
2.根据权利要求1所述的一种电荷泵环振型锁相环，其特征是：所述自偏
置环路滤波器(1)包括第一开关电容(SC1)、第二开关电容(SC2)、第三开
关电容(SC3)、第一自偏置发生器(SG1)、第二自偏置发生器(SG2)和第三
自偏置发生器(SG3)；所述第一开关电容(SC1)、第二开关电容(SC2)和第
三开关电容(SC3)具有相同的结构，每个开关电容均由一个晶体管和与该晶体
管的漏极连接的电容组成，晶体管的栅极连接复位信号RST，晶体管的源极连接
电源；第一开关电容(SC1)的第一电容(C1)与第一电荷泵(CP1)的输出、
自适应快速锁定器(2)的输出和第一自偏置发生器(SG1)的输入连接；第二
开关电容(SC2)的第二电容(C2)与第二电荷泵(CP2)的输出、第二自偏置
发生器(SG2)的输入和第一自偏置发生器(SG1)的输出连接；第三开关电容
(SC3)的第三电容(C3)与第二自偏置发生器(SG2)的输出和第三自偏置发
生器(SG3)的输入连接；第三自偏置发生器(SG3)产生控制信号VCTL输出给
压控振荡器(VCO)。
3.根据权利要求2所述的一种电荷泵环振型锁相环，其特征是：所述第一
自偏置发生器(SG1)、第二自偏置发生器(SG2)和第三自偏置发生器(SG3)
结构相同，每个自偏置发生器均包括差分输入的放大器(AP1),第一对称负载
(RP1)、第二对称负载(RP2)和电流镜反馈回路(11)；第一对称负载(RP1)
由源极和漏极相互耦合的PMOS晶体管M4和PMOS晶体管M5组成，第二对称负

\t载(RP2)由源极和漏极相互耦合的PMOS晶体管M6和PMOS晶体管M7组成；所
述放大器(AP1)的一端输入连接PMOS晶体管M4的栅极，另一端输入同时连接
PMOS晶体管M4的漏极、PMOS晶体管M5的栅极和漏极；所述电流镜反馈回路(1
1)包括NMOS晶体管M8和NMOS晶体管M9；NMOS晶体管M8的栅极、NMOS晶体
管M9的栅极和放大器(AP1)的输出相互连接，第一对称负载(RP1)的漏极输
出连接NMOS晶体管M8的源极，第二对称负载(RP2)的漏极输出连接NMOS晶
体管M9的源极；第一对称负载(RP1)和第二对称负载(RP2)的源极均连接电
源；PMOS晶体管M4的栅极作为自偏置发生器的输入端，PMOS晶体管M7的栅极
作为自偏置发生器的输出端。
4.根据权利要求1所述的一种电荷泵环振型锁相环，其特征是：所述自适
应快速锁定器(...

【专利技术属性】
技术研发人员：邹家轩，于宗光，徐睿，王栋，孙云华，
申请(专利权)人：西安电子科技大学，中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：陕西;61