本实用新型专利技术适用于半导体封装领域,提供了一种基于倒装焊工艺的芯片封装结构,该结构包括晶圆、芯片内引脚和芯片外引脚,芯片内引脚与晶圆连接且高度低于芯片外引脚,芯片内引脚通过一高度引接桥与芯片外引脚连接,高度引接桥为金属材料,芯片内引脚为高度在20‑30um范围内的金属柱状结构。本实用新型专利技术通过优化TSOT/QFN/QFP等封装内引脚的形状,降低了芯片上铜柱的高度,可降低功率集成电路大电流引脚的引线电阻和电感,同时还节省了铜柱的生成材料,并大幅降低功率集成电路的制造成本。
【技术实现步骤摘要】
本技术属于半导体封装领域,尤其涉及一种基于倒装焊工艺的芯片封装结构。
技术介绍
目前,芯片的封装工艺一般采用传统打线封装(WireBonding)工艺或者倒装焊芯片(FlipChip)封装工艺。但是,由于采用传统打线封装工艺制作的芯片其内引线较长,导致引脚电阻和电感增加,严重影响了电路性能,不适合高品质的功率集成电路的封装需求;而采用倒装焊芯片封装工艺制作的芯片虽然大大提高了电路性能,但是与传统打线封装工艺相比,由于铜柱高,导致封装成本过高,阻碍了产品的推广应用。
技术实现思路
本技术实施例的目的在于提供一种基于倒装焊工艺的芯片封装结构,旨在解决目前芯片封装结构电路性能差、成本高的问题。本技术实施例是这样实现的,一种基于倒装焊工艺的芯片封装结构,所述芯片封装结构包括完成布线工艺后的晶圆、芯片内引脚和芯片外引脚,其特征在于,所述芯片内引脚与晶圆连接且高度低于所述芯片外引脚,所述芯片内引脚通过一高度引接桥与所述芯片外引脚连接,所述高度引接桥为金属材料,所述芯片内引脚为高度在20-30um范围内的金属柱状结构。进一步地,所述芯片内引脚为在芯片金属布线工艺完成后通过标准的铜制程工艺形成的铜柱。更进一步地,所述高度引接桥为一片层状阶梯结构,所述阶梯结构在芯片封装边缘具有一个直角阶梯,所述直角阶梯的高阶上表面与所述芯片外引脚的上表面水平连接,所述直角阶梯的低阶下表面连接在所述芯片内引脚的顶部上。更进一步地,所述高度引接桥为通过金属冲压或者电镀工艺形成的厚度在80微米到200微米之间的薄铜层。更进一步地,所述高度引接桥为一轴对称桥状结构,所述桥状结构包括中间的桥身部位和桥身部位两侧的桥梁部位,所述桥状结构的两侧桥梁部位为厚度与所述芯片外引脚厚度相同的长条体结构,所述桥状结构的两侧桥梁部位通过对外引脚延长制作而成,所述桥状结构的桥身部位为厚度小于两侧桥梁部位的片状结构,所述桥状结构的桥身部位经对延长制作的外引脚中间部分减薄处理而成,所述桥状结构的一侧桥梁部位的上表面与所述芯片外引脚的上表面水平连接,所述桥状结构的另一侧桥梁部位的下表面连接在所述芯片内引脚的顶部上。更进一步地,所述桥状结构的桥身部位厚度为40微米到100微米之间,所述桥状结构的一侧桥梁、中间桥身、另一侧桥梁的长度比例为1:1:1到1:1:2之间。本技术实施例通过优化TSOT/QFN/QFP等封装内引脚的形状,降低了芯片上铜柱的高度,可降低功率集成电路大电流引脚的引线电阻和电感,同时还节省了铜柱的生成材料,并大幅降低功率集成电路的制造成本。附图说明图1为本技术第一实施例提供的基于倒装焊工艺的芯片封装结构的示意图;图2为本技术第二实施例提供的基于倒装焊工艺的芯片封装结构的示意图。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本技术进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本技术,并不用于限定本技术。此外,下面所描述的本技术各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。本专利技术实施例提出一种基于倒装焊工艺的芯片封装结构,该芯片封装结构包括完成布线工艺后的晶圆、芯片内引脚和芯片外引脚,芯片内引脚与晶圆连接且高度低于所述芯片外引脚,芯片内引脚通过一高度引接桥与芯片外引脚连接,高度引接桥为金属材料,芯片内引脚为高度在20-30um范围内的金属柱状结构。优选地,该芯片内引脚可以为一铜柱,在芯片金属布线工艺完成后通过标准的铜制程(RDL)工艺形成。本技术实施例是这样实现的,在进行封装工艺之前,需要先在晶圆上生长20-30um厚度的铜CuRDL层,然后通过刻蚀在芯片内引脚位置形成一铜柱,然后通过工艺形成上述高度引接桥和芯片外引脚结构,形成TSOT/QFN/QFP封装框架,最后进行倒装焊芯片封装在本专利技术实施例中,通过优化TSOT/QFN/QFP等封装的内引脚的形状,降低了芯片上铜柱的高度,从而降低了功率集成电路大电流引脚的引线电阻和电感,同时还节省了铜柱的生成材料,大幅降低功率集成电路的制造成本。以下通过具体实施例进行说明。图1示出了本技术第一实施例提供的基于倒装焊工艺的芯片封装结构,为了便于说明,仅示出了与本技术相关的部分。作为本专利技术一实施例,芯片内引脚100通过一高度引接桥200与芯片外引脚300连接,该高度引接桥200为一片层状阶梯结构,阶梯结构在芯片封装边缘具有一个直角阶梯201,直角阶梯201的高阶202上表面与芯片外引脚300的上表面水平连接,直角阶梯201的低阶203下表面连接在芯片内引脚100的顶部上。优选地,高度引接桥为桥身部位厚度为40微米到100微米之间的薄铜层。在本技术实施例中,由于TSOT/QFN/QFP封装的内引脚在芯片边缘形成一个向下的转角,从而降低了接触芯片上铜柱(CuPilliar)所需的高度,目前现有倒装焊工艺制作的铜柱高度大概在50-100um之间,而制作50-100um高度的铜柱必须采用专门的晶圆Bumping工艺进行加工,导致制作成本很高,而本专利技术实施例可以将铜柱降低至20-30um之间,远远低于现有的铜柱高度,因此采用标准的铜制程(RDL)就可以完成,无需专门的晶圆Bumping工艺进行加工,而标准的铜制程(RDL)的制作成本大大低于专门的晶圆Bumping工艺,从而大幅降低了制作成本。本技术实施例通过优化TSOT/QFN/QFP等封装内引脚的形状,降低了芯片上铜柱(CuPillar)的高度,不但降低了功率集成电路(PowerIC)大电流引脚的引线电阻和电感,同时还节省了铜柱的生成材料,并大幅降低功率集成电路的制造成本。图2示出了本技术第二实施例提供的基于倒装焊工艺的芯片封装结构,为了便于说明,仅示出了与本技术相关的部分。作为本专利技术一实施例,芯片内引脚100通过一高度引接桥200与芯片外引脚300连接,该高度引接桥200为一轴对称桥状结构,桥状结构包括中间的桥身部位205和桥身部位两侧的桥梁部位204,桥状结构的两侧桥梁部位204为厚度与芯片外引脚300厚度相同的长条体结构,桥状结构的两侧桥梁部位通过对外引脚延长制作而成,桥状结构的桥身部位205为厚度小于两侧桥梁部位204的片状结构,桥状结构的桥身部位经对延长制作的外引脚中间部分减薄处理而成,桥状结构的一侧桥梁部位的上表面与芯片外引脚的上表面水平连接,桥状结构的另一侧桥梁部位的下表面连接在芯片内引脚的顶部上。优选地,该桥状结构的桥身部位厚度在40微米到100微米范围之间,所述桥状结构的一侧桥梁、中间桥身、另一侧桥梁的长度比例为1:1:1到1:1:2之间。在本专利技术实施例中,可以将TSOT/QFN/QFP封装的芯片外引脚300一直伸到芯片铜柱100的上方,并在中间部分进行减薄处理,形成一个状如桥梁的结构。本技术实施例通过优化TSOT/QFN/QFP等封装内引脚的形状,降低了芯片上铜柱的高度,可降低功率集成电路大电流引脚的引线电阻和电感,同时还节省了铜柱的生成材料,并大幅降低功率集成电路的制造成本。以上仅为本技术的较佳实施例而已,并不用以限制本技术,凡在本技术的精神和原则之本文档来自技高网...
【技术保护点】
一种基于倒装焊工艺的芯片封装结构,所述芯片封装结构包括完成布线工艺后的晶圆、芯片内引脚和芯片外引脚,其特征在于,所述芯片内引脚与晶圆连接且高度低于所述芯片外引脚,所述芯片内引脚通过一高度引接桥与所述芯片外引脚连接,所述高度引接桥为金属材料,所述芯片内引脚为高度在20‑30um范围内的金属柱状结构。
【技术特征摘要】
1.一种基于倒装焊工艺的芯片封装结构,所述芯片封装结构包括完成布线工艺后的晶圆、芯片内引脚和芯片外引脚,其特征在于,所述芯片内引脚与晶圆连接且高度低于所述芯片外引脚,所述芯片内引脚通过一高度引接桥与所述芯片外引脚连接,所述高度引接桥为金属材料,所述芯片内引脚为高度在20-30um范围内的金属柱状结构。2.如权利要求1所述的芯片封装结构,其特征在于,所述芯片内引脚为在芯片金属布线工艺完成后通过标准的铜制程工艺形成的铜柱。3.如权利要求1所述的芯片封装结构,其特征在于,所述高度引接桥为一片层状阶梯结构,所述阶梯结构在芯片封装边缘具有一个直角阶梯,所述直角阶梯的高阶上表面与所述芯片外引脚的上表面水平连接,所述直角阶梯的低阶下表面连接在所述芯片内引脚的顶部上。4.如权利要求3所述的芯片封装结构,其特征在于,所述高度引接桥为通过金属冲压或者电镀工...
【专利技术属性】
技术研发人员:吴巍,
申请(专利权)人:深圳宝砾微电子有限公司,
类型:新型
国别省市:广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。