电子器件制造技术

技术编号:14785185 阅读:180 留言:0更新日期:2017-03-10 19:22
本公开涉及电子器件,所述电子器件可包括具有主表面的半导体层;与所述主表面相邻的漂移区;与所述漂移区相邻并且与所述漂移区相比延伸到所述半导体层中更深处的漏极区;与所述主表面间隔开的降低表面场区;覆盖在所述漏极区上的绝缘层,以及穿过所述绝缘层延伸到所述漏极区的触点。在一实施方案中,所述漏极区可包括下沉区域,所述下沉区域允许在过压事件期间发生对所述降低表面场区的体击穿,其中所述体击穿发生在所述漂移区外部,并且在一具体实施方案中,远离浅沟槽隔离结构或其他敏感结构。根据本公开的实施例,可以提供具有改进性能和更长寿命的电子器件。

【技术实现步骤摘要】

本公开涉及电子器件,并且具体地讲,涉及包括漂移区和降低表面场区的电子器件。
技术介绍
横向扩散金属氧化物半导体(LDMOS)晶体管可具有沟道区和沿半导体层主表面定位的相邻漂移区。在击穿期间,对绝缘结构诸如浅沟槽隔离结构或对其中接通状态电流正常流动的晶体管结构的部分的损坏,可导致LDMOS晶体管具有受损的性能或过早失效。期望此类晶体管具有改进性能和更长寿命。
技术实现思路
在击穿期间,对绝缘结构诸如浅沟槽隔离结构或对其中接通状态电流正常流动的晶体管结构的部分的损坏,可导致LDMOS晶体管具有受损的性能或过早失效。期望此类晶体管具有改进性能和更长寿命。根据技术的一个方面,提供了一种电子器件,该电子器件包括具有主表面的半导体层;与主表面相邻的漂移区;与漂移区相邻并且与漂移区相比延伸到半导体层中更深处的漏极区;与主表面间隔开的降低表面场区;覆盖在漏极区上的绝缘层;以及穿过绝缘层延伸到漏极区的触点。在一实施方案中,漂移区和漏极区具有第一导电类型,并且降低表面场区具有与第一导电类型相反的第二导电类型。在另一实施方案中,该电子器件还包括与主表面相邻的源极区;以及设置在源极区和漂移区之间的沟道区,其中降低表面场区位于沟道区下面并且具有峰值浓度深度,并且漏极区包括下沉部分,该下沉部分延伸到至少与降低表面场区的峰值浓度深度一样深的深度。在一具体实施方案中,降低表面场区在漂移区的一部分下面延伸。在另一具体实施方案中,下沉部分包括与降低表面场区相比具有相反导电类型的掺杂区域。在另一具体实施方案中,该电子器件还包括第一沟槽隔离结构,该第一沟槽隔离结构邻接漏极区的下沉部分并且延伸到比下沉部分深的深度。在一更具体实施方案中,该电子器件还包括第二沟槽隔离结构和栅极电极,其中第二沟槽隔离结构延伸到漂移区中并且具有小于漂移区的深度,设置在沟道区和漏极区之间,并且漂移区的一部分设置在沟道区和第二沟槽隔离结构之间,并且栅极电极覆盖在沟道区以及漂移区和第二沟槽隔离结构的部分上。在另一个实施方案中,该电子器件还包括与降低表面场区间隔开的埋入式导电区,其中漏极区的下沉部分延伸到埋入式导电区。在另一实施方案中,一种晶体管包括半导体层、漂移区、漏极区和降低表面场区的一部分,其中晶体管具有至少70V的体击穿电压。在再一个实施方案中,在体击穿期间,最高碰撞电离的位置位于漂移区外侧。根据本公开的实施例,可以提供具有改进性能和更长寿命的电子器件。附图说明在附图中以举例说明的方式示出实施方案,而实施方案并不受限于附图。图1包括工件的一部分的剖视图的图示,该部分包括基础材料、下部半导体层、埋入式导电区以及上部半导体层。图2包括在上部半导体层内形成掺杂区域后图1的工件的剖视图的图示。图3包括在形成浅沟槽隔离结构和深沟槽隔离结构后图2的工件的剖视图的图示。图4包括在形成栅极介电层、栅极电极、漏极接触区域、源极区以及主体接触区域后图3的工件的剖视图的图示。图5包括在形成基本完成电子器件后图4的工件的剖视图的图示。图6包括比较器件的体击穿的模拟。图7包括如图5所示的电子器件的体击穿的模拟。图8包括工件的一部分的剖视图的图示,该部分包括埋入式导电区、埋入式绝缘层、半导体层以及介电层。图9包括在形成漂移掺杂区域和降低表面场区后图8的工件的剖视图的图示。图10包括在形成绝缘层和导电层后图9的工件的剖视图的图示。图11包括在形成绝缘构件、将导电层图案化以形成导电电极构件、绝缘侧壁间隔物以及深度主体掺杂区域后图10的工件的剖视图的图示。图12包括在形成主体区域、栅极电极、绝缘层以及源极区后图11的工件的剖视图的图示。图13包括在形成图案化层间介电层以及在由图案化层间介电层限定的开口内形成导电电极构件后图12的工件的剖视图的图示。图14包括在形成延伸到半导体层内的绝缘间隔物和沟槽后图13的工件的剖视图的图示。图15包括在沟槽内形成导电结构后图14的工件的剖视图的图示。图16包括在限定通往导电电极、栅极电极以及源极区和主体接触区域的接触开口后图15的工件的剖视图的图示。图17包括在形成基本完成电子器件后图16的工件的剖视图的图示。技术人员认识到附图中的元件为了简明起见而示出,而未必按比例绘制。例如,附图中一些元件的尺寸可能相对于其他元件被夸大,以有助于理解本技术的实施例。具体实施方式提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施例。提供该着重点以帮助描述所述教导,而不应被解释为对所述教导的范围或适用性的限制。然而,基于如本申请中所公开的教导,可以采用其他实施例。如本文所用,相对于区域、构件或结构的术语“水平取向的”和“垂直取向的”是指电流流经此类区域、构件或结构的主方向。更具体地讲,电流可在垂直方向、水平方向、或垂直方向和水平方向的组合上流经区域、构件或结构。如果电流在垂直方向上或在方向的组合上流经区域、构件或结构,其中垂直分量大于水平分量,则此类区域、构件或结构将被称作垂直取向的。类似地,如果电流在水平方向上或在方向的组合上流经区域、构件或结构,其中水平分量大于垂直分量,则此类区域、构件或结构将被称作水平取向的。术语“金属”或其任何变化形式旨在表示包括以下元素的材料:在第1至12族任一族中、在第13至16族中的元素,沿着由原子序数13(Al)、31(Ga)、50(Sn)、51(Sb)和84(Po)限定的线及其下方的元素。金属不包括Si或Ge。术语“正常操作”和“正常操作状态”是指电子部件或器件被设计来根据其进行操作的条件。条件可从数据表或关于电压、电流、电容、电阻或其他电参数的其他信息获得。因此,正常操作不包括在电子部件或器件的设计极限之外对其进行操作。术语“功率晶体管”旨在意指一种晶体管,该晶体管被设计为在正常工作时,在晶体管处于断开状态时在晶体管的源极和漏极或发射极和集电极之间保持至少10V的差值。例如,当晶体管处于断开状态时,可在源极和漏极之间保持10V而不出现结击穿或其他不期望的状况。术语“半导体组分”旨在表示向层提供半导体特性的并且不包含掺杂剂的层的组分。例如,n型掺杂硅层和p型掺杂硅层具有相同半导体组分,即硅。然而,n型掺杂硅层和n型掺杂GaN层具有不同半导体组分,因为硅和GaN提供半导体特性并且彼此不同。术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如,包括一系列特征的方法、制品或设备不一定仅限于那些特征,而是可以包括未明确列出的或该方法、制品或设备固有的其他特征。另外,除非相反地明确规定,否则“或”是指包括性的或,而非排他性的或。例如,条件A或B由以下任一者满足:A为真(或存在)而B为假(或不存在),A为假(或不存在)而B为真(或存在),以及A和B均为真(或存在)。另外,使用“一”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便,并给出该技术的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种),或单数形式也包括复数形式,反之亦然,除非明确有相反的含义。例如,当本文描述单项时,可以使用多于一项来代替单项。类似地,在本文描述多于一项的情况下,可用单项替代所述多于一项。对应于元素周期表中的列的族编号基于2011年1月21日版IUPAC元素本文档来自技高网...
电子器件

【技术保护点】
一种电子器件,其特征在于,包括:具有主表面的半导体层;与所述主表面相邻的漂移区;与所述漂移区相邻并且与所述漂移区相比延伸到所述半导体层中更深处的漏极区;与所述主表面间隔开的降低表面场区;覆盖在所述漏极区上的绝缘层;以及穿过所述绝缘层延伸到所述漏极区的触点。

【技术特征摘要】
2015.08.27 US 14/837,2281.一种电子器件,其特征在于,包括:具有主表面的半导体层;与所述主表面相邻的漂移区;与所述漂移区相邻并且与所述漂移区相比延伸到所述半导体层中更深处的漏极区;与所述主表面间隔开的降低表面场区;覆盖在所述漏极区上的绝缘层;以及穿过所述绝缘层延伸到所述漏极区的触点。2.根据权利要求1所述的电子器件,其特征在于,其中所述漂移区和所述漏极区具有第一导电类型,并且所述降低表面场区具有与所述第一导电类型相反的第二导电类型。3.根据权利要求1所述的电子器件,其特征在于,还包括:与所述主表面相邻的源极区;以及设置在所述源极区和所述漂移区之间的沟道区,其中:所述降低表面场区位于所述沟道区下方并且具有峰值浓度深度;并且所述漏极区包括下沉部分,所述下沉部分延伸到至少与所述降低表面场区的所述峰值浓度深度一样深的深度。4.根据权利要求3所述的电子器件,其特征在于,其中所述降低表面场区在所述漂移区的一部分下方延伸。5.根据权利要求3所述的电子器件,其特征在于,其中所述下...

【专利技术属性】
技术研发人员:M·阿加姆L·塞里加T·姚J·皮杰卡克G·H·罗切尔特
申请(专利权)人:半导体元件工业有限责任公司
类型:新型
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1