无电阻半导体集成通用运算放大器的改进方法及其放大器技术

本发明专利技术公开了一种无电阻半导体集成通用运算放大器的改进方法及其放大器，用和双极型工艺兼容的二端器件CRD在电路中直接替代现在一直使用的各种恒流源电路，本发明专利技术的无电阻半导体集成通用运算放大器由前置级、中间级、末级电路构成。新电路中无电阻元件，整个电路结构简单，形式标准，前置级、中间级电路对称，使用的元器件数量大幅减少，CRD器件的尺寸比集成电阻小很多，集成密度提高，功耗减少。整个电路内部没有负反馈，电路瞬态响应大为改善。对于末级输出来说，也不需要过流保护，即使输出端短路也不会损害整个电路，安全性提高。

【技术实现步骤摘要】

本专利技术涉及基于半导体集成电路技术原理的新型通用运算放大器集成电路器件，尤其涉及无电阻半导体集成通用运算放大器的改进方法及其放大器。
技术介绍
通用运算放大器是被广泛使用的一种模拟集成电路。在该类集成电路中广泛采用的核心器件是双极型晶体管(bipolartechnologicalprocess)与MOS晶体管(MOStechnologicalprocess)。其中，双极型晶体管是电流控制型器件，在电路中需要电阻限制、控制电流。即使MOS晶体管是电压控制型器件，在电路中也不可避免地要使用电阻实现合理的偏置及负载。电阻在模拟集成电路中的设计与使用已经成为该领域常态。集成电路中的电阻元件占用较大的芯片面积，产生功耗(特别是静态功耗)，精度较差，电源电压波动引起电流变化，从而影响电路功能和性能。因此，要对现有技术进行改进，必须抛弃必须使用电阻设计的传统，用CRD(恒流二极管)器件替代恒流源电路给双极型晶体管或MOS晶体管提供合理的偏置及有源负载，提高工作点稳定性，获得高增益。
技术实现思路
本专利技术的目的在于提供一种无电阻半导体集成通用运算放大器的改进方法及其放大器，用CRD(恒流二极管)器件替代恒流源电路给双极型晶体管或MOS晶体管提供合理的偏置及有源负载，提高工作点稳定性，获得高增益。本专利技术的技术方案如下：本专利技术是用CRD器件替代恒流源电路给双极型晶体管或MOS晶体管提供合理的偏置及有源负载，实现全有源器件的通用运算放大器电路结构。因此，本专利技术的无电阻半导体集成通用运算放大器，它由前置级、中间级和末级放大器电路构成；前置级放大器由J1，J2，Q3,Q4组成源极跟随器-共基极差分放大器，J1，J2是JFET；Q1,Q2,Q3,Q4组成射极跟随器-共基极差分放大器；CRD1，CRD2作前置级输出的有源负载；CRD3为前置级的固定电流偏置；中间级放大器由Q3、Q4、Q5、Q6与Q5、Q6、Q7、Q8构成达林顿射极跟随器-共基极放大器，Q7是Q6的有源负载；CRD4为中间级的固定电流偏置，CRD5为Q7、Q8与Q9、Q10提供固定电流偏置；末级放大器为推挽输出，CRD6为Q14、Q15或Q16、Q17提供电流偏置，同时限定Q14、Q15或Q16、Q17的功耗范围；CRD5、Q8或Q10为Q12、Q13或Q14、Q15提供电流偏置，同时限定Q12、Q13或Q14、Q15的功耗范围。本专利技术中用和双极型工艺(bipolartechnologicalprocess)兼容的二端器件CRD在电路中直接替代现在一直使用的各种恒流源电路，新电路中无电阻元件，整个电路结构简单，形式标准，前置级、中间级电路对称(对称程度高有利于失调电流，失调电压，共模抑制比等核心参数的改善)，使用的元器件数量大幅减少，CRD器件的尺寸比集成电阻小很多，集成密度提高，功耗减少。由于CRD器件对电流的恒定限制作用，限定了各个晶体管的工作状态范围，不需要再加各种负反馈电路调控，整个电路内部没有负反馈，电路瞬态响应大为改善。对于末级输出来说，由于CRD5，CRD6限定了驱动电流的范围，也就限定了输出电流的范围，不需要过流保护，即使输出端负载短路也不会损害整个电路，安全性提高。本专利技术的这种无电阻半导体集成通用运算放大器技术特点在以下方面：无电阻的有源电路结构。使用的元器件数量大幅减少，CRD器件的尺寸比集成电阻小很多，集成密度提高。CRD器件对电流的恒定限制作用，限定了各个晶体管的工作状态范围。和双极型制造工艺(bipolartechnologicalprocess)完全兼容。调整器件参数，可获得不同电路技术指标。附图说明图1是本专利技术的JFET高阻抗输入电路结构；图2是本专利技术的低失调输入电路结构；图3是运算放大器符号；图4是CRD特性示意图；图5是本专利技术的内部电路划分示意图；图6是PNP晶体管有源负载及输出推动；图7是晶体管多集电极形式示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。如图1所示，根据通用运算放大器原理及组成结构，本专利技术的无电阻半导体集成通用运算放大器由前置级、中间级、末级电路构成。根据图1-图5的电路结构，前置级放大器，图1：J1，J2，Q3,Q4组成源极跟随器-共基极差分放大器，J1，J2是JFET，具有高输入阻抗(10MΩ)。图2:Q1,Q2,Q3,Q4组成射极跟随器-共基极差分放大器。CRD1，CRD2作前置级输出的有源负载，获得高增益；CRD3为前置级的固定电流偏置。中间级放大器，图1中由Q3、Q4、Q5、Q6(图2中Q5、Q6、Q7、Q8)构成达林顿射极跟随器-共基极放大器。Q7是Q6的有源负载。CRD4为中间级的固定电流偏置，CRD5为Q7、Q8(图2中的Q9、Q10)提供固定电流偏置。末级为推挽输出。CRD6为Q14、Q15(图2的Q16、Q17)提供电流偏置，同时限定Q14、Q15(图2的Q16、Q17)的功耗范围；CRD5、Q8(图2中的Q10)为Q12、Q13(图2的Q14、Q15)提供电流偏置，同时限定Q12、Q13(图2的Q14、Q15)的功耗范围(见图6)。图6中：2βIB＝IC7+IC8。CRD5固定了Q7、Q8(图2中的Q9、Q10)的基极电流和，Q7、Q8(图2中的Q9、Q10)晶体管的最大集电极电流和范围即被限定，输出级的推动电流被限定，也就是说，对于输出晶体管已经具有过流保护环节。在集成电路中的Q7、Q8(图2中的Q9、Q10)晶体管可以设计成多集电极形式(见图7)，即固定了集电极电流和。其效果是一样的。图7是晶体管多集电极形式示意图(同图6有等效的原理，可用图6等同表达)。图7中：IC＝βIB＝βICRD＝IC中+ICout。电路特点说明：前置级与中间级的耦合为双端输出(前置级)、双端输入(中间级)，对称性好。根据差分放大电路的特性，对称性好有利于失调电压、失调电流、共模抑制比等运算放大器重要技术指标的改善；由于CRD器件对电流的恒定限制作用，限定了各个晶体管的工作状态范围，不需要再加各种负反馈电路调控，整个电路内部没有负反馈，电路瞬态响应大为改善。电路方案仿真验证说明：按照最常规的双极型半导体工艺条件(5微米间距、线宽设计规则)，NPN晶体管模型主要参数β＝(50-120),fT＝100MHZ；横向PNP晶体管模型主要参数β＝(4-6)，fT＝1MHZ，ICM＝(100-200)μA；VCC/VEE＝±12V--±30V；CRD的电流从80微安—1毫安分别按要求配置到各个晶体管；获得开环增益大于10万倍(80dB)，开环带宽1KHZ，共模抑制比100dB，失调电压10μV，失调电流6nA，最大电压输出幅度Vpp＝±11V--±29V。对现有电路结构设计规则的改变：模拟集成电路电路结构设计原则指出，为了提高电路集成度和参数容差，尽量使用有源器件，减少无源元件(R、C、L)使用。本专利技术抛弃了电阻设计，最终实现了全有源器件的电路结构，同时现有电路方案中的一些附加电路可以取消，使设计思路更加清晰，电路原理的可理解性提高。从电路方案仿真的结果看出，在最常规的工艺条件下，电路的技术指标优于现有的同类产品，如果在更精细的工艺条件下，技术效果会更好。当然，以上只是本专利技术的具本文档来自技高网...

【技术保护点】
一种无电阻半导体集成通用运算放大器的改进方法，其特征在于：用CRD器件替代恒流源电路给双极型晶体管或MOS晶体管提供合理的偏置及有源负载，实现全有源器件的通用电压运算放大器电路结构。

【技术特征摘要】
1.一种无电阻半导体集成通用运算放大器的改进方法，其特征在于：用CRD器件替代恒流源电路给双极型晶体管或MOS晶体管提供合理的偏置及有源负载，实现全有源器件的通用电压运算放大器电路结构。2.一种无电阻半导体集成电压通用运算放大器，其特征在于：它由前置级、中间级和末级放大器电路构成；前置级放大器由J1，J2，Q3,Q4组成源极跟随器-共基极差分放大器，J1，J2是JFET；Q1,Q2,Q3,Q4组成射极跟随器-共基极差分放大器；CRD1，CRD2作前置级输出的有源负载；C...

【专利技术属性】
技术研发人员：刘桥，
申请(专利权)人：贵州煜立电子科技有限公司，
类型：发明
国别省市：贵州;52