一种新型锁相源模块制造技术

本发明专利技术公开了一种新型锁相源模块的设计，包括有锁相芯片、控制模块、VCO、配置下载模块、温补晶振、功放。锁相芯片采用的是锁相芯片采用的是ADI公司的ADF4106，该锁相芯片内部集成可编程分频器及鉴相器，具有很高的频率分辨率，该锁相源电路设置有单片机接口，可以实现很小频率偏移内的自动校正。本发明专利技术充分利用了锁相芯片的高分辨率，搭配单片机的程序的可开发和灵活性，实现了在较小偏移频率范围内自动校正的目标。通过采用外置独立的VCO，实现了较小的相位噪声，为下一级提供更纯净的谱源。在鉴相环节采用的是能耗更低的微带耦合方式，这样可以极大的减小功率损耗，同时增加了观察锁相状态的指示灯。

【技术实现步骤摘要】

本专利技术涉及微波
，尤其涉及一种新型锁相源模块。
技术介绍
现有技术由鉴相器、环路滤波器、压控振荡源（VCO）、可编程分频器四个独立的模块连接而成。如图1所示，压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与锁相芯片所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则锁相芯片的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。这样就能使受控振荡器的频率和相位均与输入信号保持确定关系。现有技术有如下缺点：①锁相源输出功率较小，基本为5dBm左右。②对于点频的频率源，由于长时间的工作、温度环境、压力环境、元件的老化等会导致频率的偏移，很小的频率内无法实现自动校正。③现有技术大多采用的是压控振荡器、鉴相器、可编程分频器集成的锁相芯片，但是提供便捷的同时，无法保证足够低的相位噪声。④VCO输出由于还是采用的T型功分器的结构，造成了过大的功率损耗。不知道锁相源的工作状态。
技术实现思路
本专利技术目的就是为了弥补已有技术的缺陷，提供一种新型锁相源模块。本专利技术是通过以下技术方案实现的：一种新型锁相源模块，包括有锁相芯片、控制模块、VCO、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，所述的配置下载模块与控制模块相连。所述的配置下载模块的核心芯片采用的是MAX232芯片，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有升压、电压极性反转能力，由1、2、3、4、5、6脚和5只电容C16、C17、C18、C19、C20构成，产生+12v和-12v两个电源，提供给RS-232串口电平的需要，其中电容C16的两端分别接地和接6脚，电容C17的两端分别连接4脚和5脚，电容C18的两端分别连接1脚和3脚，电容C19和电容C20串联，电容C20的另一端接地，电容C19的另一端连接2脚；第二部分是数据转换通道，由7、8、9、10、11、12、13、14脚构成两个数据通道，其中13脚R1IN、12脚R1OUT、11脚T1IN、14脚T1OUT为第一数据通道，8脚R2IN、9脚R2OUT、10脚T2IN、7脚T2OUT为第二数据通道；TTL/CMOS数据从11引脚T1IN、10引脚T2IN输入转换成RS-232数据从14脚T1OUT、7脚T2OUT送到电脑DB9插头；DB9插头的RS-232数据从13引脚R1IN、8引脚R2IN输入转换成TTL/CMOS数据后从12引脚R1OUT、9引脚R2OUT输出；第三部分是供电，由15脚GND、16脚VCC+5v构成。所述的控制模块的核心采用的是单片机STC12C4052AD。所述的VCO包括有CVCO55BE压控振荡器和环路滤波器，所述的锁相源芯片采用ADI4106芯片，内部集成可编程分频器及鉴相器，ADF4106芯片由一个低噪声数字鉴相器PDF、一个精密电荷泵、一个可编程参考分频器、可编程A6bit及B13bit分频计数器和一个双模分频器P/P+1构成的，与所述的CVCO55BE压控振荡器和环路滤波器构成一个频率合成器。所述的π型网络由两个对地电容C21、C22和一个串联电感L7组成。所述的功放采用的型号是MMG15241H。锁相芯片采用的是锁相芯片采用的是ADI公司的ADF4106，该锁相芯片内部集成可编程分频器及鉴相器，具有很高的频率分辨率，该锁相源电路设置有单片机接口，可以实现很小频率偏移内的自动校正。本锁相环采用外置独立VCO搭建,以降低相位噪声。在2.45GHz时，VCO的相位噪声大约为-120dBc@100KHz，锁相芯片的相位噪声大约为-92.5dBc@100KHz，因此总的相位噪声为-92.5@100KHz，具有较低的相位噪声，为下一级提供更加纯净的谱源。锁相芯片和控制模块、VCO以及温补晶振同时连接，配置下载模块同控制模块单独连接。控制模块以单片机为核心，单片机是STC公司的STC12C4052AD，VCO为CRYSTEK公司的CVCO55BE，配置下载模块采用的是MAX232芯片。将程序配置到单片机中，单片机以串行通信的方式配置锁相芯片ADF4106，由端口REFINA输入温补晶振提供的高稳定信号，由RFINA端口输入VCO输出的信号，经过锁相芯片内部鉴相器的作用，输出误差电压。经低通环路滤波器后，将直流分量和高阶分量滤掉,将此电压作为VCO的调谐电压。为了进一步减少功率损耗，VCO输出的信号经过微带耦合到锁相芯片的鉴相输入端，相比传统的T型功分器，用微带耦合可以减小能量损耗，提升VCO的输出功率。并设定了一个观察锁定状态的指示灯，当锁相环锁定时，稳定输出2.45GHz的信号，会有信号灯D1亮起提示；出现问题时，不能锁定，信号灯D1不亮。为了使该锁相源输出大于10dBm的功率，在末级添加了MMG15241H低噪声高增益的芯片，放大由VCO输出的功率。在末级功放后边跟一个π型网络，实现阻抗变换，使末级输出匹配到50Ω，为了防止回音信号造成的影响，需要在VCO的输出和放大器之间加一级隔离器。本专利技术的优点是：本专利技术充分利用了锁相芯片的高分辨率，搭配单片机的程序的可开发和灵活性，实现了在较小偏移频率范围内自动校正的目标。通过采用外置独立的VCO，实现了较小的相位噪声，为下一级提供更纯净的谱源。在鉴相环节采用的是能耗更低的微带耦合方式，这样可以极大的减小功率损耗，同时增加了观察锁相状态的指示灯。为了解决锁相源输出功率过小的问题，增加了一级功放，可以实现大于10dBm的稳定输出。附图说明图1为现有技术结构图。图2为本专利技术的结构示意图。图3为配置下载模块电路原理图。图4为控制模块原理图。图5为锁相芯片原理图。图6为VCO电路连接图。图7为π型网络和耦合器原理图。图8为隔离器和功放原理图。图9为单片机程序流程图。具体实施方式如图2所示，一种新型锁相源模块，包括有锁相芯片、控制模块、VCO、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，在软件上可以实现频率偏差的自校正，所述的配置下载模块与控制模块相连，负责向控制模块中下载程序，程序可以随时更改，在线调试。如图3所示，所述的配置下载模块的核心芯片采用的是MAX232芯片，这是一种双组驱动器/接收器，片内含有一个电容性电压发生器以便在单5V电源供电时提供EIA/TIA-232-E电平，当用单片机和PC机通过串口进行通信，尽管单片机有串行通信的功能，但单片机提供的信号电平和RS232的标准不一样，因此要通过MAX232芯片进行电平转换，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有本文档来自技高网...

【技术保护点】
一种新型锁相源模块，其特征在于：包括有锁相芯片、控制模块、VCO 、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO 、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，所述的配置下载模块与控制模块相连。

【技术特征摘要】
1.一种新型锁相源模块，其特征在于：包括有锁相芯片、控制模块、VCO、配置下载模块、温补晶振、π型网络、耦合器、隔离器和功放，所述的锁相芯片的输出端依次与VCO、π型网络、隔离器、功放连接，功放的输出端为整个锁相源模块的输出端，所述的耦合器采用微带耦合的形式，耦合器的输出端与温补晶振提供参考相位共同输入到集成在锁相芯片中的鉴相器中去，从而判断相位差，以单片机为核心的控制模块与锁相芯片相连，所述的配置下载模块与控制模块相连。2.根据权利要求1所述的一种新型锁相源模块，其特征在于：所述的配置下载模块的核心芯片采用的是MAX232芯片，所述的MAX232芯片分为三个部分，第一部分是电荷泵电路，具有升压、电压极性反转能力，由1、2、3、4、5、6脚和5只电容C16、C17、C18、C19、C20构成，产生+12v和-12v两个电源，提供给RS-232串口电平的需要，其中电容C16的两端分别接地和接6脚，电容C17的两端分别连接4脚和5脚，电容C18的两端分别连接1脚和3脚，电容C19和电容C20串联，电容C20的另一端接地，电容C19的另一端连接2脚；第二部分是数据转换通道，由7、8、9、10、11、12、13、14脚构成两个数据通道，其中13脚R1IN、12脚R1OUT、11脚T1IN、14脚T1OUT为第一数据通道，8脚R2IN、...

【专利技术属性】
技术研发人员：朱梁，单家芳，刘甫坤，唐宇刚，王中丽，吴大俊，李妙辉，李永春，
申请(专利权)人：中国科学院合肥物质科学研究院，
类型：发明
国别省市：安徽;34