一种基于超外差原理的AIS接收机制造技术

本发明专利技术涉及一种基于超外差原理的AIS接收机，以FPGA为控制核心的AIS接收机，包括模拟前端模块、一次混频模块、二次混频模块、基带解调模块、PLL模块、时钟管理模块、电源管理模块、FPGA控制器模块以及串口驱动器模块。本发明专利技术采用低噪声放大器和AGC电路，动态范围宽，可以捕获到更加微弱的信号，能够探测更加远距离的船只。采用解调灵敏度很高的中频信号处理芯片，进一步提高了接收机的灵敏度。采用CMX7042实现基带信号的解调、译码与校验，简化系统设计，控制成本。系统时钟统一采用温补晶振供给，由时钟扇出芯片统一分配，实现了系统的同步，提高了锁相环的输出频率稳定度，进一步提高了系统的精度。

【技术实现步骤摘要】

本专利技术涉及一种基于超外差原理的AIS（船舶自动识别系统）接收机。
技术介绍
AIS是一种采用无线电手段，在超高频（VHF）无线电的工作范围内，发送和接收船舶静态、动态信息的设备，用于船舶与船舶、船舶与基站之间的通信，以确保基站对船舶、船舶与船舶之间的跟踪监视，极大地提高了海洋航行、内河航行的安全性。船舶和船舶监管部门安装AIS系统的主要目的是为了避免船舶碰撞、实现自动船舶识别、协助目标跟踪、简化信息交换等，以此来了解当前航道的交通状况，当然，近年来AIS的应用也拓展到了很多场合。相对于传统的船舶防撞的方法而言，AIS系统能够提供更加丰富的信息，包括船舶的识别码、船舶的类型、航向、航速、目的地以及GPS位置信息等等，这些静态和动态的信息，不仅提高了船舶防撞的有效性，还规范了航海船舶的统一管理，改善了航海交通的秩序。同时，AIS系统的稳定性也非常卓越，受外界环境的干扰较小，使得在恶劣的环境下也能提供有效的信息，因此在台风、海啸等险情下能够为船舶的救援提供帮助。AIS系统加入了GPS技术，其定位精度也优于其他航海辅助系统。基于AIS的诸多优点，IMO（国际航海组织）要求所有航行于国际海域大于300总吨的各类船舶，都必须安装AIS系统，使得AIS技术得到了极大的推广。同时，在海洋探测雷达系统中，为了验证雷达目标识别的准确性，一般也采用AIS系统进行海洋船舶信息的检测，以实现与雷达测量结果的比对。并且，部分实验室也采用AIS系统辅助雷达的方向图校正。科研工作者对AIS已经比较深入。按照国际标准规定，AIS的专用超高频信号通道为161.975MHz和162.025MHz，系统在两个信道上并行地发送报文信号。AIS系统规定无线传输的带宽为25KHz或12.5KHz，基带信号调制采用GMSK方案，数据编码为NRZI，数据传输速率为9600bit/s。按照通信方式的不同，人为地把AIS系统分为了A类AIS和B类AIS两种，前者采用自组织时分多址（SOTDMA）通信制式，后者采用载波侦测时分多址（CSTDMA）通信制式。AIS技术虽然已经较为成熟，但是仍然有很多技术问题有待解决。首先，传统大部分的AIS接收机具有针对性，只能特定地接收A类AIS信号或者B类AIS信号；其次，现有的AIS接收机接收AIS信号的距离受到限制；再者，AIS系统的误码率还能进一步降低；最后，AIS与雷达信号的融合技术还有待研究。本专利技术针对现有AIS的存在的问题，设计了利用超外差法原理，基于CMX7042的AIS接收机系统。
技术实现思路
为了降低系统误码率与成本，提高AIS系统的测量范围，本专利技术提出了一种采用超外差原理，基于CMX7042的AIS接收机系统。本专利技术的技术方案为一种基于超外差原理的AIS接收机，该接收机系统包括用于天线耦合信号的放大、滤波的模拟前端模块，用于本振信号产生、滤波的PLL模块，用于一次下变频的一次混频模块，用于二次下变频与鉴频的二次混频模块，用于基带信号处理的基带解调模块，用于信号处理的FPGA模块，用于数据传输的串口驱动器模块，用于提供系统时钟的时钟管理模块以及用于提供能量的电源模块；模拟前端输入与天线相连，一次混频模块的两个输入分别与模拟前端的输出和PLL的输出相连，二次混频的两个输入分别与一次混频的输出以及时钟管理模块相连，基带解调的输入与二次混频的输出相连，时钟管理模块作为系统的同步节拍，其输出分别与PLL、二次混频以及FPGA相连，FPGA作为控制核心，与基带解调模块、时钟管理模块、PLL模块、串口驱动器模块相连，串口驱动器的输出与上位机相连，电源模块为整个系统提供能量。所述模拟前端包括依次连接的低噪声放大器、带通滤波器、自动增益控制-AGC模块；所述一次混频模块包括依次连接的乘法器、滤波器；所述PLL模块包括依次连接的模拟锁相环模块、低通滤波器；所述时钟管理模块包括依次连接的温补晶振、时钟扇出模块。模拟前端用于AIS接收机的射频信号处理，实现天线耦合信号的滤波和放大，由用于信号放大的低噪声放大器模块，用于限制射频信号的带宽、滤除噪声、实现抗混叠的带通滤波器模块，以及用于稳定输出信号功率的AGC模块组成；低噪声放大器输入与AIS天线相连，带通滤波器输入与放大器输出相连，AGC电路输入与带通滤波器输出相连，带通滤波器的输出与一次混频乘法器的一个输入相连。PLL模块用于一次混频的本振的产生与滤波，由模拟锁相环模块和用于滤除本振信号谐波与干扰信号的低通滤波器模块组成；ADF4351的输出由FPGA控制，本振由时钟扇出模块提供，其输出与低通滤波器相连，低通滤波器的输出与一次混频模块的乘法器的另一个输入相连。一次混频模块用于信号的下变频，将信号频谱变换到10.7MHz左右，由用于频谱搬移的乘法器模块，用于和频信号滤除的滤波器模块组成；乘法器的输出与滤波器输入相连，滤波器的输出与二次混频的输入相连。二次混频模块用于AIS信号的二次频谱搬移，获得AIS的GMSK基带信号，由中频信号处理器TA31136组成，其本振由时钟管理模块提供，输出与基带解调模块相连。基带解调模块用于GMSK信号的解调、数据的译码与校验，获得AIS报文数据流，由基带解调芯片CMX7042组成，其输出与FPGA直接相连。FPGA模块用于系统的控制与信号的处理，由FPGA处理器模块组成；FPGA的时钟由时钟管理模块提供，其IO口分别于PLL模块、基带解调芯片CMX7042以及串口驱动器模块相连。串口驱动器模块用于数据传输，CMOS电平转RS232电平芯片MAX232组成，其输出直接与上位机相连。时钟管理模块用于给整个系统提供稳定的时钟频率，由温补晶振、时钟扇出芯片等部分组成。温补晶振与时钟扇出芯片相连，时钟扇出芯片的多路输出分别与FPGA、ADF4351等模块相连。电源模块是AIS系统的能量来源和基准，由各电源子模块组成，分别与整个系统的电源管脚相连，为芯片提供能量。所述模拟前端采用低噪声放大器CMA5043、带通滤波器和宽带AGC模块实现信号的放大，增益自动调节范围为50dB~110dB；所述带通滤波器采用天之微波公司的高阶无源LC带通滤波器，中心频率为160MHz，带宽10MHz；所述AGC模块采用2片ADI公司的宽带压控增益放大器VCA芯片AD8367级联实现，第一级采用VGA工作模式，第二级采用AGC工作模式，采用第二级产生的检波电压同时控制2片AD8367，为了防止控制电压超出芯片的要求范围，采用三极管2N3906进行电压钳位，AGC电路的理论动态范围为90dB。采用模拟下变频的方式，通过两次下变频从超高频信号中提取基带GMSK信号，为了将两个AIS信道分开，并且实现下变频，在模拟前端与一次混频模块之间采用变压器将信号分为两路，分别与不同的本振进行一次混频，再分别通过10.7MHz带通滤波器提取差频信号，接下来进行二次混频、鉴频之后分别获得两个信道上的基带信号，最终经过二次混频模块中的带通滤波器进一步检波后加入基带处理模块。所述变压器采用mini-circuits公司的ADT1-1WT，一次混频采用四象限乘法器AD835，本征采用ADF4351组成的PLL模块产生，10.7MHz带通滤波器采用村田公司的SFECF10M7EA00-R0本文档来自技高网...

【技术保护点】
一种基于超外差原理的AIS接收机，其特征在于：包括用于天线耦合信号的放大、滤波的模拟前端模块，用于本振信号产生、滤波的PLL模块，用于一次下变频的一次混频模块，用于二次下变频与鉴频的二次混频模块，用于基带信号处理的基带解调模块，用于信号处理的FPGA模块，用于数据传输的串口驱动器模块，用于提供系统时钟的时钟管理模块以及用于提高能量的电源模块；模拟前端的输入与天线相连，一次混频模块的两个输入分别与模拟前端模块的输出和PLL模块的输出相连，二次混频模块的两个输入分别与一次混频的输出以及时钟管理模块的输出相连，基带解调模块的输入分别与二次混频模块的输出、时钟管理模块的输出相连，时钟管理模块的输出分别与PLL模块、二次混频模块、基带解调模块以及FPGA模块相连，FPGA模块分别与基带解调模块、时钟管理模块、PLL模块、串口驱动器模块相连，电源模块为整个接收机系统提供能量；所述模拟前端包括依次连接的低噪声放大器、带通滤波器、自动增益控制‑AGC模块；所述一次混频模块包括依次连接的乘法器、滤波器；所述PLL模块包括依次连接的模拟锁相环模块、低通滤波器；所述时钟管理模块包括依次连接的温补晶振、时钟扇出模块。...

【技术特征摘要】
1.一种基于超外差原理的AIS接收机，其特征在于：包括用于天线耦合信号的放大、滤波的模拟前端模块，用于本振信号产生、滤波的PLL模块，用于一次下变频的一次混频模块，用于二次下变频与鉴频的二次混频模块，用于基带信号处理的基带解调模块，用于信号处理的FPGA模块，用于数据传输的串口驱动器模块，用于提供系统时钟的时钟管理模块以及用于提高能量的电源模块；模拟前端的输入与天线相连，一次混频模块的两个输入分别与模拟前端模块的输出和PLL模块的输出相连，二次混频模块的两个输入分别与一次混频的输出以及时钟管理模块的输出相连，基带解调模块的输入分别与二次混频模块的输出、时钟管理模块的输出相连，时钟管理模块的输出分别与PLL模块、二次混频模块、基带解调模块以及FPGA模块相连，FPGA模块分别与基带解调模块、时钟管理模块、PLL模块、串口驱动器模块相连，电源模块为整个接收机系统提供能量；所述模拟前端包括依次连接的低噪声放大器、带通滤波器、自动增益控制-AGC模块；所述一次混频模块包括依次连接的乘法器、滤波器；所述PLL模块包括依次连接的模拟锁相环模块、低通滤波器；所述时钟管理模块包括依次连接的温补晶振、时钟扇出模块。2.根据权利要求1所述的一种基于超外差原理的AIS接收机，其特征在于：所述模拟前端用于AIS接收机的射频处理，实现天线耦合信号的滤波和放大，包括用于信号放大的低噪声放大器，用于限制射频信号的带宽、滤除信号噪声、实现抗混叠的带通滤波器，以及用于稳定输出信号功率的AGC模块；低噪声放大器的输入与AIS天线相连，带通滤波器的输入与低噪声放大器的输出相连，AGC模块的输入与带通滤波器的输出相连，带通滤波器的输出与一次混频模块中乘法器的一个输入相连。3.根据权利要求2所述的一种基于超外差原理的AIS接收机，其特征在于：所述PLL模块用于一次混频的本振的产生与滤波，包括模拟锁相环模块和用于滤除本振信号谐波与干扰信号的低通滤波器；模拟锁相环模块AFD4351的输出由FPGA控制，本征由时钟管理模块中的时钟扇出模块提供，其输出与低通滤波器相连，低通滤波器的输出与一次混频模块中乘法器的另一个输入相连；所述一次混频模块用于信号的下变频，将信号频谱变换到10.7MHz左右，包括用于频谱搬移的乘法器模块，用于和频信号滤除的低通滤波器；乘法器的输出与低通滤波器相连，低通滤波器的输出与二次混频模块的输入相连；所述二次混频模块用于AIS信号的二次频谱搬移，获得AIS的GMSK基带信号，包括中频信号处理器TA31136，其本征由时钟管理模块提供，输出与基带解调模块相连；所述基带解调模块用于GMSK信号的解调、数据的译码与校验，获得AIS报文数据流，包括基带解调芯片CMX7042，其输出与FPGA直接相连；所述FPGA模块用于系统的控制与信号的处理，包括FPGA处理器；FPGA模块的时钟由时钟管理模块相连，其IO口分别与PLL模块、基带解调芯片CMX7042以及串口驱动器模块相连；所述串口驱动器模块用于数据传输，包括CMOS电平转RS232电平芯片MAX232，其输出直接与上位机相连；所述时钟管理模块用于给整个接收机系统提供稳定的时钟频率，包括温补晶振、时钟扇出芯片；温补晶振与时钟扇出芯片相连，时钟扇出芯片的多路输出分别与FPGA模块、模拟锁相环模块ADF4351、二次混频模块、基带解调模块相连。4.根据权利要求3所述的一种基于超外差原理的AIS接收机，其特征在于：所述模拟前端采用低噪声放大器CMA5043、带通滤波器和宽带AGC模块实现信号的放大，增益自动调节范围为50dB~110dB；所述带通滤波器采用天之微波公司的高阶无源LC带通滤波器，中心频率为160MHz，带宽10MHz；所述AGC模块采用2片ADI公司的宽带压控增益放大器VCA芯片AD8367级联实现，第一级采用VGA工作模式，第二级采用AGC工作模...

【专利技术属性】
技术研发人员：文必洋，田震，赵久瑞，王思捷，
申请(专利权)人：武汉大学，
类型：发明
国别省市：湖北;42