本申请提供了一种具有保护环的集成电路。集成电路可以包括对随机噪声源敏感的功能电路系统。该功能电路系统可以使用非平面晶体管器件(诸如鳍式场效应晶体管即FinFET器件)形成。可以提供帮助功能电路系统与干扰噪声源隔离的非平面保护环。该非平面保护环可以包括使用扩散区的长矩形条和/或较小交错的L形扩散区形成的边缘。L形扩散区的至少两列多个联锁对或至少一列相错的L形扩散区可以沿着非平面保护环的边缘形成，以帮助确保沿着该边缘的邻近的L形扩散区之间适当的噪声泄漏保护。
【技术实现步骤摘要】
本申请声明2015年8月27日申请的美国专利申请号为14/837,992的优先权，其在此以参考方式被全部合并于此。
本申请涉及集成电路，以及更特别地，涉及具有保护环的集成电路。
技术介绍
集成电路一般包括数字电路系统、模拟电路系统、和/或其他在半导体衬底中形成的功能电路系统。在典型的情形中，集成电路之中的内部电路系统通过输入-输出焊盘被耦接至外部设备。噪声能够通过焊盘从外部设备潜在地泄露到内部电路系统。经由输入-输出焊盘进入集成电路的噪声或集成电路中从一个有源/干扰源电路到另一个受害者电路的噪声能够使电路性能降级，特别是在高速应用中。为了提供更好的噪声隔离，经常提供具有保护环的集成电路。例如，保护环可以围绕内部电路系统形成，以帮助阻挡来自外部设备的噪声泄漏进入集成电路中。如另一个示例，保护环可以围绕敏感电路形成，以将该敏感电路与噪声隔离或与集成电路上的附近的电路系统生成的干扰隔离。在具有平面互补金属-氧化物-半导体(CMOS)晶体管(即，具有在平面衬底上方的栅氧化层衬垫上形成的多晶硅栅导体的晶体管)的集成电路上形成的传统的保护环通过在平面衬底中植入掺杂剂形成，以在相同掺杂类型的阱中构建扩散区。例如，p+扩散区在p-阱中形成以形成p+保护环，反之，n+扩散区在n-阱中形成以形成n+保护环。高密度欧姆接触直接在n+/p+扩散区上形成以帮助使扩散区被偏置到合适的电压电平。以此种方法形成的传统的保护环可以作为围绕被隔离的特定电路的固体连续(即，无损坏)环结构形成。为了提供在较小工艺节点处的晶体管器件的改进控制，多栅极“非平面”晶体管结构诸如鳍式场效应晶体管(FinFET)已经被开发。但是，FinFET的制造设计规则限制了扩散区的宽度。因此，在具有FinFET器件的集成电路上形成的保护环不能作为固体连续环结构形成，并且将会因此显示出沿着保护环外围的间隙。通过这些间隙传播的噪声能够严格地限制电路性能，尤其当衬底显示低电阻时，衬底显示低电阻是典型用于FinFET的加工工艺。本文中在此背景下提出了实施例。
技术实现思路
提供了包括诸如鳍式场效应晶体管(FinFET)的非平面晶体管或其他类型的多栅极器件的集成电路。根据一个实施例，集成电路可以包括围绕非平面晶体管形成和被配置为消除非平面晶体管和保护环外侧的电路系统之间的任何直接噪声泄漏路径的保护环。保护环可以具有外围并且可以包括沿着其外围形成的多个离散的扩散区域。沿着其外围的第一边缘可以包括基本矩形的扩散区条。沿着其外围的第二边缘可以包括多个交错的(interleaved)非矩形扩散区。交错的非矩形扩散区可以是L形扩散区、T形扩散区、Z形扩散区、十字形扩散区，或其他适当形状的扩散区。在一个适当安排中，多个交错的非矩形扩散区可以包括成对的联锁(interlocking)L形扩散区。在另一个适当安排中，多个交错的非矩形扩散区可以包括相错的(staggered)L形扩散区。如果期望的话，保护环的第二边缘可以进一步包括附加的多个交错的非矩形扩散区，其中该多个交错的非矩形扩散区和附加的多个交错的非矩形扩散区各自互相横向偏移，以帮助消除通过非平面保护环的任何直接噪声泄漏路径。提供本概要仅仅为了总结若干示例实施例的目的，以便提供对此中所述的主题的若干方面的基本理解。因此，将会意识到上述特征仅仅是示例，并且不应该被解释为以任何方式使此中所述的主题的范围或精神变窄。此中所述的主题的其他特征、方面、以及优势将会从下面的详细说明书、附图、和权利要求书变得显而易见。附图说明图1是根据一个实施例的包括保护环结构的说明性集成电路的图示。图2是根据本专利技术的一个实施例的说明性平面晶体管的透视图。图3是根据本专利技术的一个实施例的说明性非平面晶体管的透视图。图4是示出围绕平面晶体管器件形成的保护环结构的俯视图。图5是示出根据一个实施例的能够围绕非平面晶体管器件形成的保护环结构的俯视图。图6是示出根据一个实施例的具有使用多个扩散列形成的边缘的说明性保护环的俯视图。图7是根据一个实施例的具有L形扩散区联锁对的说明性保护环列的图示。图8是根据一个实施例的图7的保护环扩散列的透视图。图9是根据一个实施例的具有相错的L形扩散区的说明性保护环列的图示。图10是根据一个实施例的图9的保护环扩散列的透视图。具体实施方式本专利技术的实施例涉及集成电路，以及更特别地，涉及具有保护环的集成电路。本领域的技术人员将会认识到，本示例性实施例可以在没有这些具体细节的某些或全部的情况下被实施。在其他情形中，为了不造成不必要的模糊本专利技术，熟知的操作没有被详细描述。集成电路包括在半导体衬底(诸如硅衬底)中形成的电路系统。集成电路上的电路系统可以对从片外泄漏进入集成电路中的噪声或由集成电路内相邻电路生成的噪声是敏感的。这种类型的噪声能够使集成电路的性能降级并且尤其是对于高速系统的关键因素。为了提供噪声保护，在衬底中形成的有时被称为保护环的噪声隔离结构可以用来通过阻断噪声、泄漏电流、和/或其他干扰源将电路系统的区域互相隔离。图1示出一种集成电路，该集成电路包括数字电路系统12、模拟电路系统14、和在衬底(例如，p型硅衬底)中形成的其他电路系统。集成电路10可以包括输入-输出(I/O)电路系统，诸如在集成电路10的每一侧上形成的I/O电路系统18。I/O电路系统18可以包括焊盘和允许集成电路10与外部(片外)组件通信的其他I/O块。噪声可以通过I/O电路系统18从外部组件泄漏至集成电路10上。初级保护环，诸如保护环16，可以围绕内部电路系统(例如，数字电路系统12、模拟电路系统14等)以阻止来自外部组件的噪声影响内部电路系统的操作。模拟电路系统14可以每个具有专用保护环，诸如保护环16’。保护环16’可以用于将模拟电路系统和数字电路系统隔离，以便模拟电路系统和数字电路系统之间的干扰被最小化。外围模拟电路系统，诸如模拟电路系统14’，可以被放置在集成电路10的拐角处。如果期望的话，模拟电路系统14’可以每个具有各自的专用保护环16’。一般地，任何对噪声或其他干扰敏感的电路系统可以被保护环围绕以帮助敏感电路系统与不期望的噪声源隔离。保护环可以在具有平面晶体管的集成电路或具有非平面晶体管的集成电路中形成。由于在一片衬底上建造平面晶体管和非平面晶体管的方法不同，在具有平面晶体管的集成电路上的保护环和在具有非平面晶体管的集成电路上的保护环可以被施加不同的结构和制造要求。图2和图3帮助说明平面晶体管和非平面晶体管之间的基本差异。平面晶体管，诸如平面晶体管300在图2中示出。晶体管300可以在半导体衬底302(例如，p型硅衬底)中形成。导电栅极结构306(例如，多晶硅栅导体)可以被配置在衬底302上。扩散区304-1和304-2可以在衬底302的表面中的栅极结构306的每一侧上形成。区域304-1和304-2可以作为用于晶体管300的源-漏区域。直接位于栅导体306下方以及源-漏区域304-1和304-2之间的衬底302的部分可以作为晶体管300的沟道。衬底302中不是晶体管扩散或沟道区域的区域可以被浅沟槽隔离结构308占据，该浅沟槽隔离结构308用介电材料诸如氧化硅填充。图3示出根据本专利技术的一个实施例本文档来自技高网...
【技术保护点】
一种集成电路，所述集成电路包括：非平面晶体管；以及保护环，所述保护环围绕所述非平面晶体管并且被配置为消除所述非平面晶体管和所述保护环外侧的电路系统之间的任何直接噪声泄漏路径。
【技术特征摘要】
2015.08.27 US 14/837,9921.一种集成电路，所述集成电路包括：非平面晶体管；以及保护环，所述保护环围绕所述非平面晶体管并且被配置为消除所述非平面晶体管和所述保护环外侧的电路系统之间的任何直接噪声泄漏路径。2.根据权利要求1所述的集成电路，其中所述非平面晶体管包括鳍式场效应晶体管即FinFET。3.根据权利要求1所述的集成电路，其中所述保护环具有外围并且包括沿着其外围形成的多个离散的扩散区。4.根据权利要求3所述的集成电路，其中在所述多个离散的扩散区中的邻近扩散区之间存在间隙。5.根据权利要求4所述的集成电路，其中所述多个离散的扩散区包括L形扩散区。6.根据权利要求5所述的集成电路，其中所述多个离散的扩散区进一步包括大体上比所述L形扩散区长的矩形扩散条。7.根据权利要求1所述的集成电路，其中所述保护环具有包括多个交错的非矩形扩散区的边缘。8.根据权利要求7所述的集成电路，其中所述多个交错的非矩形扩散区包括从以下项组成的组中选择的非矩形扩散区：L形扩散区、T形扩散区、Z形扩散区、和十字形扩散区。9.根据权利要求1所述的集成电路，其中所述保护环具有包括联锁L形扩散区对的边缘。10.根据权利要求1所述的集成电路，其中所述保护环具有包括相错的L
\t形扩散区的边缘。11.一种在包括非平面晶体管的集成电路上形成的保护环，所述保护环包括：第一保护环边缘，所述第一保护环边缘包括多个交错的非矩形扩散区；以及第二保护环边缘，所述第二保护环边缘包括多个交错的非矩形...
【专利技术属性】
技术研发人员：C·H·霍尔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。