芯片级差分输出型电磁辐射测量标准单元结构制造技术

本发明专利技术涉及专用集成电路芯片技术领域，为能够在芯片级对专用集成电路芯片的电磁辐射情况进行测量。本发明专利技术采用的技术方案是，芯片级差分输出型电磁辐射测量标准单元结构，由电源环为起点的金属线顺时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到电源环上，该线圈的输出Output 1从第三层金属引出，进行电磁辐射测量时，Output 1、Output 2形成差分输出。本发明专利技术主要应用于集成电路芯片设计制造场合。

【技术实现步骤摘要】

本专利技术涉及专用集成电路芯片
，具体讲,涉及芯片级差分输出型电磁辐射测量标准单元结构。
技术介绍
随着集成电路工艺水平的不断进步，集成电路的工艺尺寸正在朝着深亚微米发展，进入深亚微米工艺以后，不仅电路的功耗、性能等特征会发生变化，集成电路本身的电磁辐射及电磁串扰也会显得更加重要，因此需要对于专用集成电路芯片进行电磁辐射情况的评估，但是由于集成电路微小尺寸的限制，市面上现有的电磁感应探头均无法探测如此微小的电磁辐射，因此需要研究更加微小的电磁测量单元。专用集成电路芯片，尤其是以数字专用集成电路芯片为代表的微型化芯片，均是由很多标准单元(standardcell)按照一定的规则布局(place)，并进行布线(route)构成，而这些标准单元往往具有不同的功能，按照一定的逻辑规则排布并连接后，可以实现电路的功能。在数字专用集成电路芯片完成布局和布线以后，其标准单元之间往往存在着很多空隙，最后由填充物(filler)进行填充，因此，可以考虑在这些空隙当中植入本专利技术专利中的电磁辐射测量标准单元，或者在布局和布线流程中，将电磁辐射测量标准单元和其他标准单元一起，散布在芯片当中，最终实现对于芯片电磁辐射的测量。
技术实现思路
为克服现有技术的不足，本专利技术旨在提出一种标准的单元结构，该结构能够在芯片级对专用集成电路芯片的电磁辐射情况进行测量。本专利技术采用的技术方案是，芯片级差分输出型电磁辐射测量标准单元结构，由电源环为起点的金属线顺时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到电源环上，该线圈的输出Output1从第三层金属引出，在未受到电磁辐射时，Output1保持为高电平；由地线环为起点另一条金属线逆时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到地线环上，该线圈的输出从第三层金属引出，在未受到电磁辐射时，Output2保持为零电平；进行电磁辐射测量时，Output1、Output2形成差分输出。所述金属线宽度为相应工艺下的最小线宽，走线之间的间距为设计规范的最小间距。一个实例中，采用Chartered0.35micron3.3volt工艺，第一层金属线宽度为0.45μm，第一层金属走线之间的间距为0.45μm，第二层金属线宽度为0.50μm，第二层金属走线之间的间距为0.50μm。本专利技术的特点及有益效果是：本专利技术中提出了一种能够应用于专用数字集成电路芯片的电磁辐射测量标准单元结构，由于该结构具有体积微小、能融入到现有设计流程中的特点，为进行芯片级电磁辐射测量提供了一种新的单元结构。附图说明：图1常规电磁探头进行电磁辐射测量原理图。图2差分输出型电磁辐射测量标准单元结构示意图。具体实施方式本专利技术提出一种可以进行电磁辐射测量的标准单元结构(standardcell)，该结构可以应用到专用集成电路芯片(ASIC:ApplicationSpecificIntegratedCircuit)中，本专利技术中提出的结构是根据集成电路设计中的基本单元规范来进行设计，不仅能够精密准确地测量专用集成电路芯片的电磁辐射情况，还可以集成到现有的设计流程中，方便该结构的大规模应用。1.常规电磁探头能够进行电磁辐射测量的原理。集成电路芯片在运行时由于内部的电流变化会产生电磁辐射，一般采用电磁探头测量芯片的电磁辐射。电磁探头一般是环状的金属导体，通过将电磁探头置于集成电路芯片附近，当通过探头的磁场发生变化时，电磁探头将变化的磁场转化为变化的电流，随后可以利用示波器等仪器设备采集这一信号，便实现了对芯片电磁辐射的测量。常规电磁探头检测电磁辐射依据的是感生电动势产生原理，如图1所示。当变化的磁场中有导体回路时，导体中的自由电子受感生电场的作用而产生感生电动势，图中表示电磁探头所在平面的法向量，表示产生的感生电场。感生电动势的产生可以用如下公式表示。其中为磁感应强度(单位T)，为电磁探头所围成平面的法向量，其大小等于电磁探头所围成平面的面积(单位m2)，ε为感生电动势(单位v)。当用电磁探头置于芯片表面进行电磁数据的采集时，磁通量的变化导致线圈的感生电动势产生变化，电动势的改变被示波器采集到，就是一条电磁曲线(trace)。2.差分输出型电磁辐射测量标准单元结构。本专利技术中提出的测量标准单元结构如图2所示。和通用的标准单元一样，该电磁测量标准单元结构上下分别为电源环(VDD)和地线环(VSS)，本结构采用差分输出的结构。由电源环为起点引入一条金属线，该金属线宽度为相应工艺下的最小线宽(MinimumLinewidth)，并进行顺时针环形走线，在走线过程中，走线之间的间距为设计规范(DesignRule)的最小间距，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属(Metal2)将连接线连接回到电源环上，该线圈的输出(Output1)从第三层金属(Metal3)引出，利用第三层金属到第二层金属之间的通孔和第二层金属到第一层金属之间的通孔连接到相应位置的下层金属，在未受到电磁辐射时，Output1保持为高电平；由地线环为起点引入一条金属线，该金属线宽度为相应工艺下的最小线宽(MinimumLinewidth)，并进行逆时针环形走线，在走线过程中，走线之间的间距为设计规范(DesignRule)的最小间距，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属(Metal2)将连接线连接回到地线环上，该线圈的输出(Output2)从第三层金属(Metal3)引出，利用第三层金属到第二层金属之间的通孔和第二层金属到第一层金属之间的通孔连接到相应位置的下层金属，在未受到电磁辐射时，Output2保持为零电平。以Chartered0.35micron3.3volt工艺为例，要实现上述电磁辐射测量标准单元结构，需要第一层金属线宽度为0.45μm，第一层金属走线之间的间距为0.45μm，第二层金属线宽度为0.50μm，第二层金属走线之间的间距为0.50μm。3.电磁测量标准单元进行芯片级电磁辐射测量的原理。当本专利技术中的电磁测量标准单元结构植入到专用集成电路芯片中以后，由于电磁辐射的存在，和常规电磁探头能够进行电磁辐射测量的原理相同，电磁辐射会在测量标准单元的线圈内部产生一定的电动势，通过分别连接到电源环和地线环的输出来进行差分输出，由于两个线圈的走线方向不同，进而产生的电动势方向不同，可以更加灵敏的对电磁辐射进行测量。在实际应用中，可以将本专利技术专利中提出的标准单元作为电路构成的基本单元，植入到芯片的布局空隙中，然后将标准单元的输出连接到芯片外部，在上电以后就可以实现对专用集成电路芯片的电磁辐射测量。本专利技术的保护范围并不以上述实施方式为限，本领域普通技术人员根据本专利技术所揭示内容所作的等效修饰或变化，皆应纳入保护范围。本文档来自技高网...

【技术保护点】
一种芯片级差分输出型电磁辐射测量标准单元结构，其特征是，由电源环为起点的金属线顺时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到电源环上，该线圈的输出Output 1从第三层金属引出，在未受到电磁辐射时，Output 1保持为高电平；由地线环为起点另一条金属线逆时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到地线环上，该线圈的输出从第三层金属引出，在未受到电磁辐射时，Output 2保持为零电平；进行电磁辐射测量时，Output 1、Output 2形成差分输出。

【技术特征摘要】
1.一种芯片级差分输出型电磁辐射测量标准单元结构，其特征是，由电源环为起点的金属线顺时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到电源环上，该线圈的输出Output1从第三层金属引出，在未受到电磁辐射时，Output1保持为高电平；由地线环为起点另一条金属线逆时针由外向内环形走线，在环形走线进入到核心位置以后，通过不同金属层之间的通孔，从第二层金属将连接线连接回到地线环上，该线圈的输出从第三层金属引出，在未受到电磁辐射时，Output2保持为零...

【专利技术属性】
技术研发人员：赵毅强，何家骥，刘燕江，王佳，刘阿强，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12