时钟管理单元、包括其的集成电路和管理时钟的方法技术

技术编号:14760463 阅读:178 留言:0更新日期:2017-03-03 10:53
一种时钟管理单元、包括其的集成电路和管理时钟的方法。在一个实施例中,所述集成电路包括:时钟产生器,被配置为选择性地产生第一时钟;处理器,被配置为执行操作;时钟管理电路。时钟管理电路被配置为从处理器接收时钟管理信息,并基于时钟管理信息和第一时钟选择性地产生第二时钟。处理器被配置为基于第二时钟执行一些操作。

【技术实现步骤摘要】
本申请要求于2015年8月6日提交到韩国知识产权局的第10-2015-0111210号韩国专利申请的权益,所述韩国专利申请的公开通过引用全部包含于此。
本专利技术构思涉及一种处理器和/或操作处理器的方法,更具体地讲,涉及一种时钟管理单元、包括时钟管理单元的集成电路、片上系统和/或操作片上系统的方法。
技术介绍
当经由处理器实现软件时,会发生在相当短的时间段期间无操作(NOP)被执行时处理器等待的情况。当处理器等待硬件操作(诸如,中断处理)完成时,或当因当前执行的硬件操作的期望完成时间短而难以调用另一功能时,使用软件延迟功能(诸如NOP功能)。然而,即使执行软件延迟功能,处理器也因时钟的触发而不必需地耗电。
技术实现思路
至少一个实施例涉及一种集成电路。在一个实施例中,所述集成电路包括:时钟产生器,被配置为选择性地产生第一时钟;处理器,被配置为执行操作;时钟管理电路。时钟管理电路被配置为从处理器接收时钟管理信息,并基于时钟管理信息和第一时钟选择性地产生第二时钟。处理器被配置为基于第二时钟执行一些操作。在另一实施例中,所述集成电路包括:处理器,被配置为基于时钟信号执行操作。所述集成电路还包括:时钟管理电路,被配置为从处理器接收时钟管理信息,并被配置为基于时钟管理信息在一个时间段内暂停向处理器发送时钟信号。至少一个实施例涉及一种时钟管理电路。在一个实施例中,所述时钟管理电路包括:时钟门控电路,被配置为接收第一时钟,并被配置为基于第一时钟和控制信号选择性地产生第二时钟。所述时钟管理电路还包括:控制电路,被配置为基于从处理器接收的时钟管理信息产生控制信号。至少一个实施例涉及一种管理时钟的方法。在一个实施例中,所述管理时钟的方法包括:在从处理器接收的时钟管理信息中指示的时间段内,通过电路暂停向处理器提供时钟。附图说明从以下结合附图的详细描述,本专利技术构思的示例实施例将被更清楚地理解,在附图中:图1示出根据示例实施例的包括时钟管理单元的集成电路的配置;图2示出根据另一示例实施例的包括时钟管理单元的集成电路的配置;图3示出根据示例实施例的包括时钟管理单元的处理器的配置;图4示出根据示例实施例定义的延迟指令的配置;图5示出根据示例实施例的时钟管理单元的配置;图6示出根据示例实施例的图5中示出的时钟门控电路的配置;图7示出根据另一示例实施例的图5中示出的时钟门控电路的配置;图8示出根据另一示例实施例的图5中示出的时钟门控电路的配置;图9是根据另一示例实施例的用于描述在处理器中执行延迟指令的处理的指令流水线状态图;图10是根据另一示例实施例的用于描述在处理器中执行延迟指令的处理的指令流水线状态图;图11是根据另一示例实施例的用于描述在处理器中执行延迟指令的处理的指令流水线状态图;图12是根据另一示例实施例的用于描述在处理器中执行延迟指令的处理的指令流水线状态图;图13是根据示例实施例的时钟管理单元的输入/输出时钟信号的状态图;图14是当处理器根据如图9所示的指令流水线状态执行延迟指令时包括时钟管理单元的集成电路的主要的信号的波形图;图15是当处理器根据如图10所示的指令流水线状态执行延迟指令时包括时钟管理单元的集成电路的主要的信号的波形图;图16是当处理器根据如图11所示的指令流水线状态执行延迟指令时包括时钟管理单元的集成电路的主要的信号的波形图;图17是当处理器根据如图12所示的指令流水线状态执行延迟指令时包括时钟管理单元的集成电路的主要的信号的波形图;图18是根据示例实施例的在集成电路中执行的时钟管理方法的流程图;图19是根据另一示例实施例的在集成电路中执行的时钟管理方法的流程图;图20示出根据示例实施例的应用时钟管理单元的片上系统的配置;图21示出根据另一示例实施例的应用时钟管理单元的片上系统的配置;图22示出根据另一示例实施例的应用时钟管理单元的片上系统的配置;图23示出根据另一示例实施例的应用时钟管理单元的片上系统的配置。具体实施方式这里公开了专利技术构思的详细的示例实施例。然而,在此公开的具体结构和功能细节仅是代表描述专利技术构思的示例实施例的目的。然而,专利技术构思的示例实施例可以以许多替换形式来实现,并且不应理解为仅限于在此阐述的实施例。因此,虽然专利技术构思的示例实施例能够具有各种修改和替换形式,但是在附图中以示例的方式来示出本专利技术构思的实施例,并且在此将详细描述所述实施例。然而,应该理解的是,并不意图将专利技术构思的示例实施例限制为公开的特定形式,而是恰恰相反,专利技术构思的示例实施例将涵盖落入专利技术构思的示例实施例的范围内的所有修改、等同物和替代物。在附图的整个描述中,同样的附图标记表示同样的元件。将理解的是,虽然在这里可使用术语第一、第二等来描述各种元件,但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如,在不脱离专利技术构思的示例实施例的范围的情况下,第一元件可以被称为第二元件,类似地,第二元件可以被称为第一元件。如在这里使用的,术语“和/或”包括一个或更多个相关列出项的任意和全部组合。将理解的是,当元件被称作“连接”或“结合”到另一元件时,该元件可以直接连接到或结合到所述另一元件,或者可以存在中间元件。相反,当元件被称为“直接连接”或“直接结合”到另一元件时,不存在中间元件。用于描述元件之间关系的其他词语应该以类似的方式进行解释(例如,“在……之间”与“直接在……之间”,“相邻于”与“直接相邻于”等)。在这里使用的术语仅出于描述具体实施例的目的,并非意图限制专利技术构思的示例实施例。如这里所使用的,除非上下文另外明确指出,否则单数形式的“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是,当在此使用术语“包括”和/或“包含”时,说明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其它们的组。还应当注意到,在某些可选实施中,标注的功能/行为可以不按附图中标注的顺序发生。例如,连续示出的两个图实际上可基本同时被执行,或者有时可按相反顺序被执行,这取决于涉及的功能/行为。参照专利技术构思的理想实施例(和中间结构)的示意图解在此描述专利技术构思的示例实施例。由此,预计会出现例如由制造技术和/或公差引起的图例的形状的变化。因此,专利技术构思的示例实施例不应该被解释为局限于在此示出的区域的具体形状,而将包括例如由制造导致的形状的偏差。现在将参照附图更充分地描述本专利技术构思,在附图中示出了根据本专利技术构思的示例性实施例。然而,可以以许多不同的形式来实现本专利技术构思,并且本专利技术构思不应该被解释为限制于这里阐述的示例实施例;相反,提供这些实施例以使得本公开将是全面和完整的,并且这些实施例将向本领域技术人员充分传达本专利技术构思的范围。在附图中,为了清楚,可以夸大层和区域的大小和相对大小。贯穿整个说明书,附图中的相同标号表示相同的元件。在附图中,为了清楚,可放大或减小层和区域的长度和大小。当诸如“……中的至少一个”的表达出现在一列元件之后时,其修饰整列元件而不修饰列中的单个元件。这里使用的术语仅为了描述特定实施例,而不意图对本专利技术构思进行限制。单数表述包括复数表述表达,除非两种表述方式在上下文彼此不同。例如,如这里所使用的,除非上下本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/55/201610642814.html" title="时钟管理单元、包括其的集成电路和管理时钟的方法原文来自X技术">时钟管理单元、包括其的集成电路和管理时钟的方法</a>

【技术保护点】
一种集成电路,包括:时钟产生器,被配置为选择性地产生第一时钟;处理器,被配置为执行操作;时钟管理电路,时钟管理电路被配置为从处理器接收时钟管理信息,并基于时钟管理信息和第一时钟选择性地产生第二时钟,处理器被配置为基于第二时钟执行操作。

【技术特征摘要】
2015.08.06 KR 10-2015-0111210;2016.06.17 US 15/1851.一种集成电路,包括:时钟产生器,被配置为选择性地产生第一时钟;处理器,被配置为执行操作;时钟管理电路,时钟管理电路被配置为从处理器接收时钟管理信息,并基于时钟管理信息和第一时钟选择性地产生第二时钟,处理器被配置为基于第二时钟执行操作。2.如权利要求1所述的集成电路,其中,处理器包括时钟管理电路以及多个功能组件。3.如权利要求1所述的集成电路,其中,时钟管理信息包括指示暂停产生第二时钟的时间段的延迟信息。4.如权利要求3所述的集成电路,其中,时钟管理信息包括指示在所述暂停产生第二时钟的时间段期间是否忽略中断信息的强制门控信息,中断信息指示处理器是否执行中断操作,时钟管理电路包括用于测量所述暂停产生第二时钟的时间段的计时器。5.如权利要求4所述的集成电路,其中,时钟管理信息还包括时钟分频信息,时钟分频信息指示用于对第一时钟进行分频以产生计时器时钟的量,计时器被配置为基于计时器时钟进行操作。6.如权利要求3所述的集成电路,其中,处理器被配置为基于对指令进行解码来产生时钟管理信息。7.如权利要求1所述的集成电路,其中,处理器被配置为基于对指令进行解码来产生时钟管理信息,时钟管理电路包括时钟门控电路和控制电路,时钟门控电路被配置为基于第一时钟选择性地产生第二时钟,控制电路被配置为基于时钟管理信息控制时钟门控电路。8.如权利要求7所述的集成电路,其中,时钟门控电路包括:开关,被配置为选择性地输出第一时钟作为第二时钟,计时器电路;控制电路被配置为基于时钟管理信息控制计时器电路的操作,并被配置为基于时钟管理信息和计时器电路的输出控制开关的操作。9.如权利要求8所述的集成电路,还包括:时钟分频器,被配置为通过根据分频器值对第一时钟进行分频来产生计时器时钟;其中,计时器电路被配置为基于计时器时钟进行操作;其中,时钟门控电路包括时钟分频器;控制电路被配置为基于时钟管理信息将分频器值提供给时钟分频器。10.如权利要求8所述的集成电路,其中,控制电路被配置为基于时钟管理信息、计时器电路的输出和中断信息控制开关的操作,中断信息指示处理器是否执行中断操作。11.一种时钟管理电路,包括:时钟门控电路,被配置为接收第一时钟,并被配置为基于第一时钟和控制信号选择性地产生第二时钟;控制电路,被配置为基于从处理器接收的时钟管理信息产生控制信...

【专利技术属性】
技术研发人员:朴泰弘赵铭哲权润周
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1