测试器件制造技术

一种测试器件，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。本发明专利技术通过多个连接垫构成连接垫组，并且使同一连接垫组内多个所述连接垫分别与不同测试结构相连，从而提高了连接垫组的密度，有利于提高测试结构的密度，减小所述测试器件占的晶圆面积，增加了可用芯片的数量。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种测试器件。
技术介绍
从半导体单晶片到最终成品，半导体器件的生产包括数十甚至上百道工序。为了确保所生产的半导体器件性能合格、稳定可靠，半导体器件制造工艺除了包括形成半导体器件的生产工序，还包括对所形成半导体器件进行检测的测试工艺。晶圆接收测试(WaferAcceptanceTest,WAT)是对特定的测试器件(Testkey)进行电学性能测试，根据测试器件的测试结果，反映生产工序是否正常，以及生产工序的稳定性。所述测试器件与半导体器件同时形成于晶圆上，因此测试器件需要占用一定的晶圆面积。随着芯片面积的减小，每个晶圆上芯片的数量随之增加，芯片的密度随之增大。测试器件对晶圆面积的占用，使晶圆上可用芯片的面积随之减小，影响了形成半导体器件的良率。
技术实现思路
本专利技术解决的问题是提供一种测试器件，以减小测试器件占用晶圆的面积。为解决上述问题，本专利技术提供一种测试器件，用于与探针卡上的探针实现接触连接进行测试，所述探针卡上具有多个探针，相邻探针之间的距离为探针间距，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。可选的，第二方向与所述第一方向相垂直，所述探针卡沿所述第一方向移动，所述连接垫沿第一方向的尺寸小于或等于沿第二方向的尺寸。可选的，所述连接垫的形状为长方形或正方形。可选的，所述连接垫的形状为正方形，所述连接垫的边长在40微米到60微米范围内。可选的，所述连接垫组内所述多个连接垫尺寸相同。可选的，所述多个测试结构和所述多个连接垫组沿第一方向呈直线排列。可选的，所述连接垫组内连接垫的数量大于2，相邻连接垫之间间隔相等。可选的，相邻连接垫之间的间隔在5微米到15微米范围内。可选的，所述测试器件包括第一测试结构和第二测试结构；所述连接垫组包括第一连接垫和第二连接垫，所述第一连接垫与所述第一测试结构相连，所述第二连接垫与所述第二测试结构相连。可选的，多个所述连接垫组位于所述第一测试结构和第二测试结构之间；或者，所述第一测试结构和所述第二测试结构分别位于相邻连接垫组之间。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案中，连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连，并且相邻连接垫组对应连接垫之间的距离与所述探针间距相等。本专利技术通过多个连接垫构成连接垫组，并且使同一连接垫组内多个所述连接垫分别与不同测试结构相连，从而提高了连接垫组的密度，有利于提高测试结构的密度，减小所述测试器件占的晶圆面积，增加了可用芯片的数量。附图说明图1是一种测试器件的俯视结构示意图；图2是本专利技术测试器件第一实施例的俯视结构示意图；图3是本专利技术测试器件第二实施例的俯视结构示意图；图4是本专利技术测试器件第三实施例的俯视结构示意图。具体实施方式由
技术介绍
可知，现有技术中的测试器件存在占用晶圆面积过大的问题。现结合现有技术中的测试器件以及晶圆接受测试的过程分析其占用面积过大问题的原因：参考图1，示出了一种测试器件的俯视结构示意图。所述测试器件包括：衬底(图中未示出)；位于衬底上的测试器件10以及4个连接垫11，所述测试器件10与所述4个连接垫11沿第一方向x排列，所述4个连接垫11均与所述测试器件10相连。现有技术中的电学性能测试是利用一个具有多个探针的探针卡，将所述探针卡上的探针与所述多个连接垫相互接触，进行电性测试。所以，相邻连接垫11之间的距离与电学性能测试中探针卡上相邻探针之间的间隔相等，从而能够使多个探针与多个所述连接垫11对应接触相连。在对所述测试器件进行电学性能测试的过程中，所使用探针卡上探针之间的间距为200微米。所述测试器件中连接垫11为长方形，沿第一方向x的尺寸l为90微米，沿与第一方向x相垂直的第二方向y的尺寸w为50微米。而且相邻连接垫11之间的间隔d为110微米。在进行电学性能测试时，所以探针卡上的探针能够与所述4个连接垫11同时接触，实现电连接。由于依次排列的连接垫11均仅与所述测试器件10相连，也就是说，所有相邻连接垫11均与一个测试器件10相连，从而造成测试器件中测试器件10的密度较小，所述测试器件占用晶圆面积较大。为解决所述技术问题，本专利技术提供一种测试器件，用于与探针卡上的探针实现接触连接进行测试，所述探针卡上具有多个探针，相邻探针之间的距离为探针间距，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。本专利技术技术方案中，连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连，并且相邻连接垫组对应连接垫之间的距离与所述探针间距相等。本专利技术通过多个连接垫构成连接垫组，并且使同一连接垫组内多个所述连接垫分别与不同测试结构相连，从而提高了连接垫组的密度，有利于提高测试结构的密度，减小所述测试器件占的晶圆面积，增加了可用芯片的数量。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图2，示出了本专利技术测试器件第一实施例的俯视结构示意图。需要说明的是，所述测试器件用于与探针卡上的探针实现接触连接进行测试，所述探针卡上具有多个探针，相邻探针之间的距离为探针距离。所以所述测试器件包括：多个用于测试的测试结构。需要说明的是，所述测试器件还包括用于提供操作平台的衬底(图中未示出)。具体的，本实施例中，所述衬底的材料为单晶硅。在本专利技术其他实施例中，所述衬底的材料还可以选自多晶硅、非晶硅、锗、砷化镓或锗硅的其他半导体材料。此外，所述衬底还可以是具有外延层或外延层上的硅结构。所述测试结构用于与探针卡上的探针实现电连接以进行测试。具体的，本实施例中，所述测试结构用于进行晶圆接受测试，所述测试结构与衬底上芯片内的半导体结构同时形成，以反映生产工序是否正常进行以及生产工序的稳定。测试结构的数量大于或等于2个。本实施例中，所述测试器件中测试结构的数量为2个，分别为第一测试结构110和第二测试结构120，也就是说，所述测试器件包括第一测试结构110和第二测试结构120。所述测试器件还包括：多个连接垫组200，所述多个连接垫组200沿第一方向X排列，所述连接垫组200包括沿所述第一方向X排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。所述连接垫组200用于与探针卡上的探针实现接触连接以进行测试。具体的，所述多个连接垫组200沿第一方向X排列。所述连接垫组200的数量与所述测试结构内部电路与外部电路连接情况相关。本实施例中，所述测试结构内具有多个连接点(图中未标示)，所述连接点用于实现所述测试结构内部电路与外部电路之间的电连接。所述连接点分别与不同的连接垫组200相连。所以，所述连接垫组200的数量与所述连接点的数量相等。具体的，本实施本文档来自技高网...

【技术保护点】
一种测试器件，用于与探针卡上的探针实现接触连接进行测试，所述探针卡上具有多个探针，相邻探针之间的距离为探针间距，其特征在于，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。

【技术特征摘要】
1.一种测试器件，用于与探针卡上的探针实现接触连接进行测试，所述探针卡上具有多个探针，相邻探针之间的距离为探针间距，其特征在于，包括：多个用于测试的测试结构；多个连接垫组，所述多个连接垫组沿第一方向排列，所述连接垫组包括沿所述第一方向排列的多个连接垫，同一连接垫组内多个所述连接垫分别与不同测试结构相连；相邻连接垫组对应连接垫之间的距离与所述探针间距相等。2.如权利要求1所述的测试器件，其特征在于，第二方向与所述第一方向相垂直，所述探针卡沿所述第一方向移动，所述连接垫沿第一方向的尺寸小于或等于沿第二方向的尺寸。3.如权利要求1所述的测试器件，其特征在于，所述连接垫的形状为长方形或正方形。4.如权利要求1所述的测试器件，其特征在于，所述连接垫的形状为正方形，所述连接垫的边长在40微米到60微米范围内。5.如权利要求1所述...

【专利技术属性】
技术研发人员：高超，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31