读取高速缓冲存储器制造技术

本发明专利技术包含用于读取高速缓冲存储器的方法及设备。一种设备包含读取高速缓冲存储器设备，其包括：第一DRAM阵列；第一及第二NAND阵列；及控制器，其经配置以管理数据在所述DRAM阵列与所述第一NAND阵列之间及在所述第一NAND阵列与所述第二NAND阵列之间的移动。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体存储器设备及方法，且更特定来说，涉及读取高速缓冲存储器。
技术介绍
存储器装置通常被提供为计算机中的内部半导体集成电路或其它电子装置。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，信息)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在未被供电时保持所存储的数据而提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、例如相变随机存取存储器(PCRAM)及电阻式随机存取存储器(RRAM)的电阻可变存储器及例如自旋力矩转移随机存取存储器(STTRAM)的磁性随机存取存储器(MRAM)以及其它存储器。可组合存储器装置以形成固态驱动器(SSD)。固态驱动器可包含例如NAND快闪存储器及/或NOR快闪存储器的非易失性存储器及/或可包含例如DRAM的易失性存储器以及多种其它类型的非易失性及易失性存储器。在一些实例中，在SSD中可利用高速缓存。附图说明图1是根据本专利技术的若干实施例的包含读取高速缓冲存储器的系统的框图。图2说明根据本专利技术的若干实施例的读取高速缓冲存储器内的数据流的实例图。图3说明根据本专利技术的若干实施例的用于读取高速缓冲存储器的实例装置。具体实施方式本专利技术包含用于读取高速缓冲存储器的方法及设备。一种设备包含读取高速缓冲存储器设备，其包括：第一DRAM阵列；第一NAND阵列及第二NAND阵列；及控制器，其经配置以管理数据在所述DRAM阵列与所述第一NAND阵列之间及在所述第一NAND阵列与所述第二NAND阵列之间的移动。本专利技术的实施例可包含将DRAM数据高速缓存到NAND中且提供位于主机与存储存储器装置(例如，NAND、SSD等等)之间的存储器装置阶层或层的方案。在一些实施例中，此可给出更多可用存储器的印象。替代地或另外，本专利技术的实施例可提供此存储器阶层以包含比典型DRAM装置更高的密度，同时维持比典型DRAM装置更小的占据面积。举例来说，本专利技术的实施例还可提供比其它方法更低的读取高速缓存的能量使用。本专利技术的实施例可提供比双数据速率(DDR)DRAM或混合存储器立方体(HMC)在相同容量下的更低的成本结构。另外，本专利技术的实施例可提供比通过输入/输出(I/O)空间例如在PCIExpress(PCIe)或串行附接小型计算机系统接口(SAS)上存取的典型SSD或NAND装置更短的读取延时。类似地，本专利技术的实施例可提供比在直接主存储器空间或I/O空间两者上的典型NAND快闪存储器更短的写入延时。也可在本专利技术的实施例中提供归因于在内部使用NAND快闪存储器来满足云存储高速缓存需要的与未经管理“原始”NAND快闪存储器解决方案相比的改进的耐久性(例如，循环)。本文中的图式遵循其中第一个数字或前几个数字对应于图式的图号且剩余数字识别图式中的元件或组件的编号惯例。不同图式之间的类似元件或组件可通过使用类似数字来识别。如应了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的若干额外实施例。另外，如应了解，图式中提供的元件的比例及相对尺度希望说明本专利技术的某些实施例，且不应视为具限制性意义。此外，如本文中所使用，“若干”某物可指此类事物中的一或多者。图1是根据本专利技术的若干实施例的包含读取高速缓存(RCM)的系统100的框图。在本专利技术的实施例中，可高速缓存数据用于读取应用(例如，云存储应用)。例如，这可在不执行代码的情况下执行。实例可包含待分配(例如，流式输出)的媒体内容(例如，电影、视频游戏等等)的存储。搜索及检索此存储在典型高速缓存装置上可为耗时的，但本专利技术的实施例可(例如，使用存储器装置阶层)通过将其放置成更接近处理器且减少从存储器(例如，NAND)检索所需的时间量而减少此时间。在本专利技术的一些实例中，系统100可包含具有RCM装置的云存储应用。系统100包含呈存储器装置102(例如，RCM装置)的形式的设备。装置102可包含控制器108(例如，ASIC)、阵列104(例如，DRAM阵列)及阵列106-1及106-2(例如，NAND阵列)。如本文中所使用，也可分别认为RCM装置102、阵列104、106-1及106-2、控制器108及/或阵列106-1及106-2内的电路是“设备”。在一些实施例中，阵列106-1及106-2可包含高速NAND阵列。在一些实例中，阵列106-1及106-2可包含控制电路。在一些实例中，控制器108可包含直接存储器存取(DMA)以在RCM装置102内的阵列104、106-1与106-2之间快速移动内容。在若干实施例中，直接裸片到裸片接合可用于将控制器108、阵列104及阵列106-1及106-2连结在一起，如本文中将进一步论述。装置102可经由接口110(例如，HMC式接口、经编程输入/输出(PIO)接口、外部总线接口(EIB)或专用FPGA以及其它接口)而与主机装置118通信。因此，系统100可包含HMC或多裸片DRAM封装(例如，双裸片封装(DDP)、四裸片封装(QDP)等等)的类似容量/占据面积。这可(例如)导致减小的成本及功率，同时维持相同或类似容量/占据面积。较之其它方法(例如，I/O存储存取)，此实例还可增加存储存取。主机装置118可包含(例如)现场可编程门阵列(FPGA)，其可与集成电路(IC)(例如，南桥/SSD主机IC)通信，其也可与SSD/硬盘驱动器通信。IC可(例如)经由局域网(LAN)而与通用输入/输出接口(例如，I/O/本地I/O)通信，且也可经由LAN或其它通信类型而与中央处理单元(CPU)及/或DRAM控制器通信。在若干实例中，控制器可经由接口110而将RCM102的行动报告给主机装置118。在若干实施例中，虽然未在图1中说明，但主机118可经由接口110而直接与控制器108通信，而非与存储器装置102通信。系统100可包含用于将数据(例如，DRAM数据)高速缓存到阵列106(例如，NAND装置)中的组件。例如，仅将满足特定阈值(例如，准则)的数据传送到阵列106-1及106-2以避免频繁擦除循环(例如，NAND擦除循环)。在此实例中可通过利用(例如)专有内部特征(例如，悬浮、修正等等)而改进阵列106-1及106-2中的读取高速缓存。系统100可(例如)通过使用线接合技术而引起存储器存取及DMA在阵列104、106-1与106-2之间内部地移动的速度增加以降低后端封装成本。举例来说，在若干实施例中且如将在本文中进一步论述，页提升及装置“乒乓”方案可用于从(例如，在RCM装置102内)RCM装置的阵列104(例如，DRAM高速缓存)到RCM装置的阵列106-1(例如，NAND高速缓存)及在阵列106-1与106-2之间移动数据以减少NAND擦除循环且增加RCM装置102预期寿命。另外，如本文中将进一步论述，当内部NAND阵列106-1及106-2开始磨损时，动态损坏页标记方案可用于实时标记损坏NAND页(例如，非整个块)。作为响应，可替换RCM装置102，同时避免RCM装置102突然发生故障。而是，随着接近NAND阵列的耐本文档来自技高网...

【技术保护点】
一种设备，其包括：读取高速缓冲存储器装置，其包括：动态随机存取存储器DRAM阵列；及第一NAND阵列及第二NAND阵列；及控制器，其经配置以：管理数据在所述DRAM阵列与所述第一NAND阵列之间及在所述第一NAND阵列与所述第二NAND阵列之间的移动。

【技术特征摘要】
【国外来华专利技术】2014.05.20 US 14/282,4671.一种设备，其包括：读取高速缓冲存储器装置，其包括：动态随机存取存储器DRAM阵列；及第一NAND阵列及第二NAND阵列；及控制器，其经配置以：管理数据在所述DRAM阵列与所述第一NAND阵列之间及在所述第一NAND阵列与所述第二NAND阵列之间的移动。2.根据权利要求1所述的设备，其中所述控制器进一步经配置以基于数据的特征而将所述数据从所述DRAM阵列高速缓存到所述第一NAND阵列。3.根据权利要求2所述的设备，其中所述数据特征包含存取所述数据的次数、请求所述数据的次数及所述数据的稳定性中的至少一者。4.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器进一步经配置以基于数据的特征而将所述数据从所述第一NAND阵列高速缓存到所述第二NAND阵列。5.根据权利要求1到3中任一权利要求所述的设备，其进一步包括将所述控制器连结到所述DRAM阵列的直接存储器存取DMA、将所述控制器连结到所述第一NAND阵列的DMA及将所述控制器连结到所述第二NAND阵列的DMA。6.根据权利要求1到3中任一权利要求所述的设备，其中所述控制器进一步经配置以跟踪所述读取高速缓冲存储器装置的行动并经由接口将其报告给主机装置。7.一种用于操作存储器的方法，其包括：基于数据的特征将所述数据从动态随机存取存储器DRAM阵列高速缓存到第一NAND阵列；及响应于所述第一NAND阵列满足阈值高速缓存数据容量而将所述数据从所述第一NAND阵列高速缓存到第二NAND阵列。8.根据权利要求7所述的方法，其中所述数据特征包含存取所述数据的次数、请求所述数据的次数及所述数据的稳定性中的至少一者。9.根据权利要求7到8中任一权利要求所述的方法，其进一步包括响应于将所述数据从所述第一NAND阵列高速缓存到所述第二NAND阵列而擦除所述第一NAND阵列。10.一种用于操作存储器的方法，其包括：在动态随机存取存储器DRAM阵列处接收第一组高速缓存的数据；基于所述第一组高速缓存的数据的部分的数据特征而将所述第一组高速缓存的数据的所述部分提升到所述DRAM阵列的类别；基于第二组高速缓存的数据的数据特征而将所述第二组高速缓存的数据从所述类别提升到第一NAND阵列；及响应于所述第一NAND阵列达到阈值容量而将第三组高速缓存的数据提升到第二NAND阵列。11.根据权利要求10所述的方法，其进一步包括响应于第四组高速缓存的数据未能达到包含请求阈值、存取阈值及稳定性阈值中的至少一者的阈值要求而从所述类别逐出所述第四组高速缓存的数据。12.根据权利要求10所述的方法，其进一步包括响应于第五组高速缓存的数据未能达到包含请求阈值及存取阈值中的至少一者的阈值要求而将所述第五组高速缓存的数据从所述第一NAND阵列降级到所述DRAM。13.根据权利要求10所述的方法，其进一步包括响应于第六组高速缓存的数据未能达到包含请求阈值及存取阈值中的至少一者的阈值要求而从所述第一NAND阵列逐出所述第六组高速缓存的数据。14.根据权利要求10到13中任一权利要求所述的方法，其进一步包括响应于交换而修复所述第一NAND阵列。15.根据权利要求10到13中任一权利要求所述的方法，其进一步包括动态标记所述第一NAND内的损坏...

【专利技术属性】
技术研发人员：尤金·枫，马修·阿尔科莱奥，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US