数据处理装置和系统、服务器制造方法及图纸

本实用新型专利技术实施例提供了一种数据处理装置和系统、服务器，其中数据处理装置包括主控芯片和与所述主控芯片连接的节点矩阵，所述节点矩阵包括一个以上节点芯片；其中：所述主控芯片设置有外部接口，将通过外部接口接收到的数据处理任务分发给节点矩阵，并接收节点矩阵返回的数据处理结果；所述节点矩阵接收主控芯片发送的数据处理任务，通过一个以上节点芯片对所述数据处理任务进行相应的处理，并向主控芯片返回数据处理结果。本实用新型专利技术实施例可以提供较强的数据处理能力且数据处理能力易于扩展，数据传输延迟小。

【技术实现步骤摘要】

本技术涉及芯片技术，尤其涉及一种数据处理装置和系统、服务器。
技术介绍
目前，深度学习是机器学习研究中的一个新的领域，是所有高科技研究和开发中最热门的领域之一，其动机在于建立、模拟人脑进行分析学习的神经网络，它模仿人脑的机制来解释数据，例如图像，声音和文本。深度学习的关键是DNN(DeepNeuralNetwork，深度神经网络)，由于DNN具有深层结构、数千万参数需要学习，因此DNN的预测和训练过程需要巨大的计算能力。由于采用SIMD(SingleInstructionMultipleData，单指令多数据流)架构特性，GPU(GraphicsProcessingUnit，图形处理器)具有强大的计算能力，在深度学习领域的应用大大优于传统的CPU(CentralProcessingUnit，中央处理器)，目前作为通行的DNN计算平台处于主导地位。现有采用GPU实现的DNN计算平台中，一张GPU上只搭载一颗GPU芯片，GPU插入到服务器主板的PCIE插槽中。在实现本技术的过程中，专利技术人发现，现有技术采用GPU实现的DNN计算平台至少存在以下问题：由于GPU的出现旨在促进通用科学计算任务，它不是专门为DNN设计开发的，因此其单GPU芯片架构限制了其计算能力，无法满足DNN对计算能力的需求；如要扩充计算能力，就需要在同一台服务器中插入多张GPU，然而，由于一台服务器主板上的PCIE插槽数目有限，可支持的GPU数目也就受到限制，因此可支持的计算能力仍然受到限制。
技术实现思路
本技术实施例所要解决的其中一个技术问题是，提供一种数据处理装置和系统、服务器，以提供较强的数据处理能力，包括计算能力。为解决上述技术问题，根据本技术实施例的一个方面，提供一种数据处理装置，包括主控芯片和与所述主控芯片连接的节点矩阵，所述节点矩阵包括一个以上节点芯片；其中：所述主控芯片设置有外部接口，将通过外部接口接收到的数据处理任务分发给节点矩阵，并接收节点矩阵返回的数据处理结果；所述节点矩阵接收主控芯片发送的数据处理任务，通过一个以上节点芯片对所述数据处理任务进行计算处理，并向主控芯片返回计算处理得到的数据处理结果。在另一个实施例的数据处理装置中，所述节点矩阵包括N列节点芯片组，每列节点芯片组分别包括一个以上节点芯片；其中，第一列节点芯片组中的每个节点芯片分别与所述主控芯片连接，第n列节点芯片组中的每个节点芯片，分别与第n-1列节点芯片组中的对应节点芯片连接，n∈【2，N】，N的取值为不小于1的整数。在另一个实施例的数据处理装置中，每列节点芯片组中的节点芯片依次连接。在另一个实施例的数据处理装置中，每列节点芯片组中分别位于首、尾节点芯片连接。在另一个实施例的数据处理装置中，具有连接关系的主控芯片与节点芯片之间、节点芯片之间具体采用SERDES通信通道进行连接。在另一个实施例的数据处理装置中，所述主控芯片与节点芯片上分别设置有串行器/解串器SERDES接口；具有连接关系的主控芯片与节点芯片之间、节点芯片之间具体通过SERDES接口，采用SERDES通信通道进行连接；或者所述主控芯片与节点芯片上分别设置有总线和接口标准PCIE接口；具有连接关系的主控芯片与节点芯片之间、节点芯片之间具体通过PCIE接口，采用PCIE通信通道进行连接。在另一个实施例的数据处理装置中，所述外部接口包括总线和接口标准PCIE接口。为解决上述技术问题，根据本技术实施例的另一个方面，提供一种数据处理系统，包括多个如本技术上述任一实施例所述的数据处理装置；相邻数据处理装置中的主控芯片之间连接。在另一个实施例的数据处理系统中，相邻数据处理装置中的主控芯片之间具体通过主控芯片上的串行器/解串器SERDES接口，采用SERDES通信通道进行连接；或者相邻数据处理装置中的主控芯片之间具体通过主控芯片上的PCIE接口，采用PCIE通信通道进行连接。为解决上述技术问题，根据本技术实施例的又一个方面，提供一种服务器，包括主板，所述主板上具有一个以上卡槽，还包括：一个以上如上述任一实施例所述的数据处理装置，所述数据处理装置中的主控芯片以插接方式插入主板上的卡槽中时，主控芯片通过外部接口与主板进行数据交互；或者如本技术上述任一实施例所述的数据处理系统，所述数据系统中的多个主控芯片分别以插接方式插入主板上的不同卡槽中时，主控芯片分别通过外部接口与主板进行数据交互。在另一个实施例的服务器中，还包括分别与每个主控芯片连接的存储单元。基于本技术上述实施例提供的数据处理装置和系统、服务器，每个数据处理装置包括一个主控芯片和一个与主控芯片连接的节点矩阵，每个节点矩阵包括一个以上节点芯片；其中，主控芯片可以通过外部接口与外部设备连接，将数据处理任务分发给节点矩阵，以及向节点矩阵发送控制消息，由节点矩阵通过一个以上节点芯片对数据处理任务进行相应的处理，例如计算，并向主控芯片返回数据处理结果。由于每个数据处理装置中，只需要主控芯片与外部设备连接，用于对数据处理任务进行具体处理的节点芯片的数量可以根据数据处理任务的处理性能需求无限扩展，但是节点芯片只需与主控芯片进行连接即可，无需与外部设备连接、因此无需占用外部设备的通信接口，例如卡槽，因此本技术实施例中数据处理装置和系统、服务器的数据处理能力，例如计算能力，易于扩展，从而根据任务需要提供足够的数据处理能力，且避免了扩展数据处理能力需增加外部设备的通信接口所产生的成本。本技术实施例的数据处理能力(例如计算能力)易于扩展，可适用于对DNN或其他任意网络中数据处理任务的处理。上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式对本技术的技术方案做进一步的详细描述。附图说明通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1为本技术数据处理装置一个实施例的结构示意图。图2为现有DNN计算平台采用的单机多GPU的一个数据并行框架示意图。图3为本技术数据处理装置另一实施例的示意图。图4为本技术数据处理装置又一实施例的示意图。图5为本技术数据处理装置再一实施例的示意图。图6为本技术数据处理系统一个实施例的示意图。图7为本技术服务器一个实施例的示意图。具体实施方式现在将参照附图来详细描述本技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件的相对布置、数字表达式和数值不限制本技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。应注意到：相似的标号和字母在下面的附本文档来自技高网...

【技术保护点】
一种数据处理装置，其特征在于，包括主控芯片和与所述主控芯片连接的节点矩阵，所述节点矩阵包括一个以上节点芯片；其中：所述主控芯片设置有外部接口，将通过外部接口接收到的数据处理任务分发给节点矩阵，并接收节点矩阵返回的数据处理结果；所述节点矩阵接收主控芯片发送的数据处理任务，通过一个以上节点芯片对所述数据处理任务进行计算处理，并向主控芯片返回计算处理得到的数据处理结果。

【技术特征摘要】
1.一种数据处理装置，其特征在于，包括主控芯片和与所述主控芯片连接的节点矩阵，所述节点矩阵包括一个以上节点芯片；其中：所述主控芯片设置有外部接口，将通过外部接口接收到的数据处理任务分发给节点矩阵，并接收节点矩阵返回的数据处理结果；所述节点矩阵接收主控芯片发送的数据处理任务，通过一个以上节点芯片对所述数据处理任务进行计算处理，并向主控芯片返回计算处理得到的数据处理结果。2.根据权利要求1所述的数据处理装置，其特征在于，所述节点矩阵包括N列节点芯片组，每列节点芯片组分别包括一个以上节点芯片；其中，第一列节点芯片组中的每个节点芯片分别与所述主控芯片连接，第n列节点芯片组中的每个节点芯片，分别与第n-1列节点芯片组中的对应节点芯片连接，n∈【2，N】，N的取值为不小于1的整数。3.根据权利要求2所述的数据处理装置，其特征在于，每列节点芯片组中的节点芯片依次连接。4.根据权利要求3所述的数据处理装置，其特征在于，每列节点芯片组中分别位于首、尾节点芯片连接。5.根据权利要求1至4任意一项所述的数据处理装置，其特征在于，所述主控芯片与节点芯片上分别设置有串行器/解串器SERDES接口；具有连接关系的主控芯片与节点芯片之间、节点芯片之间具体通过SERDES接口，采用SERDES通信通道进行连接；或者所述主控芯片与节点芯片上分别设置有总线和接口标准...

【专利技术属性】
技术研发人员：詹克团，范靖，杨存永，高鹏，
申请(专利权)人：北京比特大陆科技有限公司，
类型：新型
国别省市：北京;11