一种降低低压超结器件的栅极电阻的元胞结构制造技术

本实用新型专利技术公开了一种降低低压超结器件的栅极电阻的元胞结构，包括有源区结构，有源区结构包括衬底，衬底上覆盖有外延层，外延层上设置有深沟槽，深沟槽的两侧设置有接触孔，接触孔的内侧设置有栅极沟槽，2个栅极沟槽之间设置为栅极多晶。增加了有源区栅极沟槽的面积，从而实现了减小栅极电阻的目的，提高了超结器件性能。

【技术实现步骤摘要】

本技术属于栅极电阻
，涉及一种降低低压超结器件的栅极电阻的元胞结构。
技术介绍
目前传统低压超结器件结构和制作工艺导致栅极电阻大，在一些对栅极电阻要求较高的应用中，传统的超结器件不能满足其要求。栅极电阻可以调节功率开关器件的开关速度；栅极电阻越小，开关器件通断越快，开关损耗越小；栅极电阻越大，开关器件通断越慢，同时开关损耗大。本专利技术在不增加光刻板的情况下，通过腐蚀工艺改变器件的形貌，增加栅极多晶淀积的面积来实现减少栅极电阻的目的，并且能够用传统的半导体制造工艺实现，不会增加工艺的难度，从而改善器件的性能。
技术实现思路
本技术的目的在于提供一种降低低压超结器件的栅极电阻的元胞结构。增加了有源区栅极沟槽的面积，从而实现了减小栅极电阻的目的，提高了超结器件性能。本技术的目的是通过以下技术方案来实现的：这种降低低压超结器件的栅极电阻的元胞结构，包括有源区结构，有源区结构包括衬底，衬底上覆盖有外延层，外延层上设置有深沟槽，深沟槽的两侧设置有接触孔，接触孔的内侧设置有栅极沟槽，2个栅极沟槽之间设置为栅极多晶。更进一步的，本专利技术的特点还在于：其中栅极沟槽沿接触孔的底部向接触孔的方向延伸。其中深沟槽与接触孔之间的间距为0.1-0.25μm。其中接触孔的深度为0.2-0.6μm。其中接触孔内填充有钨。其中外延层的表面与栅极多晶的表面在同一水平面上。本技术的有益效果是：通过在栅极多晶的两侧增加刻蚀栅极沟槽的方法来增大栅极沟槽的面积，并且有利于栅极多晶的沉积，从而实现了栅极电阻的减小。更进一步的，栅极沟槽向接触孔一侧延伸，从而增大了栅极多晶的面积，有利于栅极多晶的沉积。更进一步的，确定深沟槽与接触孔最合适的间距，以及接触孔的合适的深度，有利于工件的加工和提高工件的性能。更进一步的，接触孔内填充钨，从而和表面金属工艺形成元胞结构的正面结构。附图说明图1为本技术的结构示意图。其中：1为衬底；2为外延层；3为深沟槽；4为接触孔；5为栅极沟槽；6为栅极多晶。具体实施方式下面结合附图对本技术做进一步详细描述：本技术提供了一种降低低压超结器件的栅极电阻的元胞结构，如图1所示，包括有源区结构，有源区结构包括衬底1，衬底1为n型重掺杂的n+衬底，衬底1上覆盖为外延层2，外延层2为n型外延层；外延层2上设置有深沟槽3，深沟槽3的两侧均设置有接触孔4，其中深沟槽3与接触孔4之间的间距为0.1-0.25μm，优选为0.15μm、0.20μm或0.23μm，接触孔4的深度为0.2-0.6μm，优选为0.3μm、0.4μm或0.5μm；接触孔4的内侧刻蚀有栅极沟槽5，且2个栅极沟槽5之间为栅极多晶4，栅极多晶4位于深沟槽3的上方，且栅极多晶4的外表面与外延层2的外表面在同一水平面上；栅极沟槽5沿着接触孔4的底部向接触孔4的方向延伸，用以增加栅极多晶6的面积；其中接触孔4中填充有钨；其中栅极多晶6的下方还设置有一层多晶硅，多晶硅设置在深沟槽3内。本技术中接触孔4中填充有钨，用于接触孔和表面金属工艺形成元胞结构的正面结构。本技术的超结器件的栅极电阻的元胞结构，通过增加有源区结构上的栅极沟槽的面积，提高了栅极多晶的沉淀，实现了栅极电阻的减小。本文档来自技高网...

【技术保护点】
一种降低低压超结器件的栅极电阻的元胞结构，其特征在于，包括有源区结构，有源区结构包括衬底(1)，衬底(1)上覆盖有外延层(2)，外延层(2)上设置有深沟槽(3)，深沟槽(3)的两侧设置有接触孔(4)，接触孔(4)的内侧设置有栅极沟槽(5)，2个栅极沟槽(5)之间设置为栅极多晶(6)。

【技术特征摘要】
1.一种降低低压超结器件的栅极电阻的元胞结构，其特征在于，包括有源区结构，有源区结构包括衬底(1)，衬底(1)上覆盖有外延层(2)，外延层(2)上设置有深沟槽(3)，深沟槽(3)的两侧设置有接触孔(4)，接触孔(4)的内侧设置有栅极沟槽(5)，2个栅极沟槽(5)之间设置为栅极多晶(6)。2.根据权利要求1所述的降低低压超结器件的栅极电阻的元胞结构，其特征在于，所述栅极沟槽(5)沿接触孔(4)的底部向接触孔(4)的方向延伸。3.根据权利要求1所述的降低低压...

【专利技术属性】
技术研发人员：张雨，刘侠，杨东林，罗义，
申请(专利权)人：西安芯派电子科技有限公司，
类型：新型
国别省市：陕西;61