信号增强预分频器制造技术

本发明专利技术涉及一种信号增强预分频器，其特征是：包括两个信号增强源耦合逻辑触发器，这种触发器在传统源耦合逻辑触发器的结构上添加两个无源器件，在每个触发器的输入端及其互补输出端加入一个无源器件（可以是电阻，电容或者电感，或者其中几种类型组合而成的组合型器件），提高了预分频器工作频率。本发明专利技术主要目的是抵消时钟输入对管的电容Cgd，可以有效提高预分频器工作频率；具有更高的工作频率、更低的功耗，和更宽的工作范围，能够保持较高的灵敏度，可以广泛应用于移动电话、蓝牙产品、移动通信终端、手机电视等无线射频领域的频率合成器的锁相环以及相应的产品。

【技术实现步骤摘要】

本专利技术涉及一种信号增强预分频器，属于集成电路设计及信号处理

技术介绍
通信系统中预分频器和VCO(压控振荡器)占据了绝大部分的功耗，降低它们的功耗已成为降低整个系统功耗的关键。预分频器主要有三种类型：基于TSPC结构的预分频器、基于源耦合触发器的预分频器、锁定注入预分频器。基于TSPC结构的预分频器采用单相时钟技术，需要轨到轨(railtorail)的输入信号，这需要大电流的缓冲级，并且不能提供正交信号，功耗较大。锁定注入预分频器(Injection-lockedFrequencyDivider)虽然功耗较小，但其缺点是分频范围较小，而且构成中需要电感，芯片占用的面积大，工艺难度也较大。基于源耦合触发器的预分频器功耗适中，分频范围较大，能够产生正交信号，缺点是随着工作频率的升高，其功耗增大较快。据报导采用差分VCO与预分频器的组合代替正交压控振荡器作为本振信号的产生器，有以下三个方面的优点：用预分频器输出作为本振信号，可减小本振泄漏对射频前端电路如LNA、Mixer的影响。预分频器输出的本振信号比正交VCO输出的本振信号的相噪低6dB。采用差分VCO和预分频器组合的方案，减少了电感的数量，节省了芯片的面积。典型的基于源耦合触发器分频器结构框图如图1所示。这种分频器由两个触发器输出交叉级联而成，触发器是分频器的基本单元。该分频器可以实现对输入信号的2分频。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种信号增强预分频器，在每个触发器的输入端及其互补输出端加入一个无源器件，可以有效提高预分频器工作频率、降低功耗。按照本专利技术提供的技术方案，所述信号增强预分频器，包括结构完全相同的第一触发器和第二触发器，其特征是：所述第一触发器的输出端QN和QP连接第二触发器的输入端，第二触发器的输出端IN和IP交叉耦合到第一触发器的输入端；所述第一触发器包括第一采样差分放大器、第一锁存交叉耦合放大器、第一负载模块和第一时钟输入差分放大器，所述第二触发器包括第二采样差分放大器、第二锁存交叉耦合放大器、第二负载模块和第二时钟输入差分放大器；所述第一采样差分放大器由晶体管M3和晶体管M4组成，第二采样差分放大器由晶体管M9和晶体管M10组成；所述第一锁存交叉耦合放大器由晶体管M5和晶体管M6组成，第二锁存交叉耦合放大器由晶体管M11和晶体管M12组成；所述第一负载模块由负载管MP1和负载管MP2组成，第二负载模块由负载管MP3和负载管MP4组成；所述第一时钟输入差分放大器由晶体管M1、晶体管M2以及无源器件ZC1和无源器件ZC2组成，第二时钟输入差分放大器由晶体管M7、晶体管M8以及无源器件ZC3和无源器件ZC4组成；所述第一采样差分放大器的晶体管M3的漏极和晶体管M4的漏极分别连接第一触发器的两个输出端QN和QP，晶体管M3的源极和晶体管M4的源极连接在一起并连接到第一时钟输入差分放大器中晶体管M1的漏极；所述第一锁存交叉耦合放大器的晶体管M5的漏极和晶体管M6的漏极分别连接到第一触发器的两个输出端QN和QP，晶体管M5的源极和晶体管M6的源极连接在一起，并连接到第一时钟输入差分放大器中晶体管M2的漏极，晶体管M5的栅极和晶体管M6的栅极分别交叉连接到第一触发器的两个输出端QN和QP；所述第一负载模块的负载管MP1的漏极和负载管MP2的漏极分别连接到第一触发器的两个输出端QN和QP，负载管MP1的源极和负载管MP2的源极相连接、并连接到电源Vdd，负载管MP1的栅极和负载管MP1的栅极相连接、并连接偏置电位Vb；所述第一时钟输入差分放大器的晶体管M1的漏极连接无源器件ZC2的一端，晶体管M2的漏极连接无源器件ZC1的一端，晶体管M1的源极和晶体管M2的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M1的栅极和无源器件ZC1的另一端连接输入时钟信号CP，晶体管M2的栅极与无源器件ZC2的另一端连接输入时钟信号CN，接收第一触发器的输入时钟信号；所述第二采样差分放大器的晶体管M9的漏极和晶体管M10的漏极分别连接第二触发器的两个输出端IN和IP，晶体管M9的源极和晶体管M10的源极连接在一起并连接到第二时钟输入差分放大器中晶体管M7的漏极；所述第二锁存交叉耦合放大器的晶体管M11的漏极和晶体管M11的漏极分别连接到第二触发器的两个输出端IN和IP，晶体管M11的源极和晶体管M12的源极连接在一起，并连接到第二时钟输入差分放大器中晶体管M8的漏极，晶体管M11的栅极和晶体管M12的栅极分别交叉连接到第二触发器的两个输出端IN和IP；所述第二负载模块的负载管MP3的漏极和负载管MP3的漏极分别连接到第二触发器的两个输出端IN和IP，负载管MP3的源极和负载管MP4的源极相连接、并连接到电源Vdd，负载管MP3的栅极和负载管MP4的栅极相连接、并连接偏置电位Vb；所述第二时钟输入差分放大器的晶体管M7的漏极连接无源器件ZC4的一端，晶体管M8的漏极连接无源器件ZC3的一端，晶体管M7的源极和晶体管M8的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M7的栅极和无源器件ZC3的另一端连接输入时钟信号CN，晶体管M8的栅极与无源器件ZC4的另一端连接输入时钟信号CP，接收第二触发器的输入时钟信号。进一步的，所述第一负载模块由阻型器件Z1和Z2组成；所述第二负载模块由由阻型器件Z3和Z4组成；所述电阻器件Z1和阻型电器Z2的一端并联接电源Vdd，另一端连接到第一触发器的两个输出端QN和QP；所述电阻器件Z3和阻型电器Z4的一端并联接电源Vdd，另一端连接到第二触发器的两个输出端IN和IP。进一步的，所述第一采样差分放大器中的晶体管M3和晶体管M4、第二采样差分放大器中的晶体管M9和晶体管M10、第一锁存交叉耦合放大器中的晶体管M5和晶体管M6、第二锁存交叉耦合放大器中的晶体管M11和晶体管M12、第一时钟输入差分放大器中的晶体管M1和晶体管M2、以及第二时钟输入差分放大器中的晶体管M7和晶体管M8均为NMOS管；所述第一负载模块中的负载管MP1和负载管MP2、以及第二负载模块中的负载管MP3和负载管MP4均为PMOS管；所述第一时钟输入差分放大器中的无源器件ZC1和无源器件ZC2、以及第二时钟输入差分放大器中的无源器件ZC3和无源器件ZC4为电阻、电容、电感或者上述几中组合而成的组合型器件。进一步的，所述第一采样差分放大器中的晶体管M3和晶体管M4、第二采样差分放大器中的晶体管M9和晶体管M10、第一锁存交叉耦合放大器中的晶体管M5和晶体管M6、第二锁存交叉耦合放大器中的晶体管M11和晶体管M12、第一时钟输入差分放大器中的晶体管M1和晶体管M2、以及第二时钟输入差分放大器中的晶体管M7和晶体管M8均为NMOS管；所述第一负载模块中的阻型器件Z1和阻型器件Z2、以及第二负载模块中的阻型器件Z3和阻型器件Z4为电阻、电感或由电阻和电感组合的阻型器件；所述第一时钟输入差分放大器中的无源器件ZC1和无源器件ZC2、以及第二时钟输入差分放大器中的无源器件ZC3和无源器件ZC4为电阻、电容、电感或者上述几中组合而成的组合型器件。进一步的，所述第一采样差分放大器中的晶体本文档来自技高网...

【技术保护点】
一种信号增强预分频器，包括结构完全相同的第一触发器和第二触发器，其特征是：所述第一触发器的输出端QN和QP连接第二触发器的输入端，第二触发器的输出端IN和IP交叉耦合到第一触发器的输入端；所述第一触发器包括第一采样差分放大器、第一锁存交叉耦合放大器、第一负载模块和第一时钟输入差分放大器，所述第二触发器包括第二采样差分放大器、第二锁存交叉耦合放大器、第二负载模块和第二时钟输入差分放大器；所述第一采样差分放大器由晶体管M3和晶体管M4组成，第二采样差分放大器由晶体管M9和晶体管M10组成；所述第一锁存交叉耦合放大器由晶体管M5和晶体管M6组成，第二锁存交叉耦合放大器由晶体管M11和晶体管M12组成；所述第一负载模块由负载管MP1和负载管MP2组成，第二负载模块由负载管MP3和负载管MP4组成；所述第一时钟输入差分放大器由晶体管M1、晶体管M2以及无源器件ZC1和无源器件ZC2组成，第二时钟输入差分放大器由晶体管M7、晶体管M8以及无源器件ZC3和无源器件ZC4组成；所述第一采样差分放大器的晶体管M3的漏极和晶体管M4的漏极分别连接第一触发器的两个输出端QN和QP，晶体管M3的源极和晶体管M4的源极连接在一起并连接到第一时钟输入差分放大器中晶体管M1的漏极；所述第一锁存交叉耦合放大器的晶体管M5的漏极和晶体管M6的漏极分别连接到第一触发器的两个输出端QN和QP，晶体管M5的源极和晶体管M6的源极连接在一起，并连接到第一时钟输入差分放大器中晶体管M2的漏极，晶体管M5的栅极和晶体管M6的栅极分别交叉连接到第一触发器的两个输出端QN和QP；所述第一负载模块的负载管MP1的漏极和负载管MP2的漏极分别连接到第一触发器的两个输出端QN和QP，负载管MP1的源极和负载管MP2的源极相连接、并连接到电源Vdd，负载管MP1的栅极和负载管MP1的栅极相连接、并连接偏置电位Vb；所述第一时钟输入差分放大器的晶体管M1的漏极连接无源器件ZC2的一端，晶体管M2的漏极连接无源器件ZC1的一端，晶体管M1的源极和晶体管M2的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M1的栅极和无源器件ZC1的另一端连接输入时钟信号CP，晶体管M2的栅极与无源器件ZC2的另一端连接输入时钟信号CN，接收第一触发器的输入时钟信号；所述第二采样差分放大器的晶体管M9的漏极和晶体管M10的漏极分别连接第二触发器的两个输出端IN和IP，晶体管M9的源极和晶体管M10的源极连接在一起并连接到第二时钟输入差分放大器中晶体管M7的漏极；所述第二锁存交叉耦合放大器的晶体管M11的漏极和晶体管M11的漏极分别连接到第二触发器的两个输出端IN和IP，晶体管M11的源极和晶体管M12的源极连接在一起，并连接到第二时钟输入差分放大器中晶体管M8的漏极，晶体管M11的栅极和晶体管M12的栅极分别交叉连接到第二触发器的两个输出端IN和IP；所述第二负载模块的负载管MP3的漏极和负载管MP3的漏极分别连接到第二触发器的两个输出端IN和IP，负载管MP3的源极和负载管MP4的源极相连接、并连接到电源Vdd，负载管MP3的栅极和负载管MP4的栅极相连接、并连接偏置电位Vb；所述第二时钟输入差分放大器的晶体管M7的漏极连接无源器件ZC4的一端，晶体管M8的漏极连接无源器件ZC3的一端，晶体管M7的源极和晶体管M8的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M7的栅极和无源器件ZC3的另一端连接输入时钟信号CN，晶体管M8的栅极与无源器件ZC4的另一端连接输入时钟信号CP，接收第二触发器的输入时钟信号。...

【技术特征摘要】
1.一种信号增强预分频器，包括结构完全相同的第一触发器和第二触发器，其特征是：所述第一触发器的输出端QN和QP连接第二触发器的输入端，第二触发器的输出端IN和IP交叉耦合到第一触发器的输入端；所述第一触发器包括第一采样差分放大器、第一锁存交叉耦合放大器、第一负载模块和第一时钟输入差分放大器，所述第二触发器包括第二采样差分放大器、第二锁存交叉耦合放大器、第二负载模块和第二时钟输入差分放大器；所述第一采样差分放大器由晶体管M3和晶体管M4组成，第二采样差分放大器由晶体管M9和晶体管M10组成；所述第一锁存交叉耦合放大器由晶体管M5和晶体管M6组成，第二锁存交叉耦合放大器由晶体管M11和晶体管M12组成；所述第一负载模块由负载管MP1和负载管MP2组成，第二负载模块由负载管MP3和负载管MP4组成；所述第一时钟输入差分放大器由晶体管M1、晶体管M2以及无源器件ZC1和无源器件ZC2组成，第二时钟输入差分放大器由晶体管M7、晶体管M8以及无源器件ZC3和无源器件ZC4组成；所述第一采样差分放大器的晶体管M3的漏极和晶体管M4的漏极分别连接第一触发器的两个输出端QN和QP，晶体管M3的源极和晶体管M4的源极连接在一起并连接到第一时钟输入差分放大器中晶体管M1的漏极；所述第一锁存交叉耦合放大器的晶体管M5的漏极和晶体管M6的漏极分别连接到第一触发器的两个输出端QN和QP，晶体管M5的源极和晶体管M6的源极连接在一起，并连接到第一时钟输入差分放大器中晶体管M2的漏极，晶体管M5的栅极和晶体管M6的栅极分别交叉连接到第一触发器的两个输出端QN和QP；所述第一负载模块的负载管MP1的漏极和负载管MP2的漏极分别连接到第一触发器的两个输出端QN和QP，负载管MP1的源极和负载管MP2的源极相连接、并连接到电源Vdd，负载管MP1的栅极和负载管MP1的栅极相连接、并连接偏置电位Vb；所述第一时钟输入差分放大器的晶体管M1的漏极连接无源器件ZC2的一端，晶体管M2的漏极连接无源器件ZC1的一端，晶体管M1的源极和晶体管M2的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M1的栅极和无源器件ZC1的另一端连接输入时钟信号CP，晶体管M2的栅极与无源器件ZC2的另一端连接输入时钟信号CN，接收第一触发器的输入时钟信号；所述第二采样差分放大器的晶体管M9的漏极和晶体管M10的漏极分别连接第二触发器的两个输出端IN和IP，晶体管M9的源极和晶体管M10的源极连接在一起并连接到第二时钟输入差分放大器中晶体管M7的漏极；所述第二锁存交叉耦合放大器的晶体管M11的漏极和晶体管M11的漏极分别连接到第二触发器的两个输出端IN和IP，晶体管M11的源极和晶体管M12的源极连接在一起，并连接到第二时钟输入差分放大器中晶体管M8的漏极，晶体管M11的栅极和晶体管M12的栅极分别交叉连接到第二触发器的两个输出端IN和IP；所述第二负载模块的负载管MP3的漏极和负载管MP3的漏极分别连接到第二触发器的两个输出端IN和IP，负载管MP3的源极和负载管MP4的源极相连接、并连接到电源Vdd，负载管MP3的栅极和负载管MP4的栅极相连接、并连接偏置电位Vb；所述第二时钟输入差分放大器的晶体管M7的漏极连接无源器件ZC4的一端，晶体管M8的漏极连接无源器件ZC3的一端，晶体管M7的源极和晶体管M8的源极相连接到地或相连接到作为电流源Is的FET场效应管的漏极上，晶体管M7的栅极和无源器件ZC3的另一端连接输入时钟信号CN，晶体管M8的栅极与无源器件ZC4的另一端连接输入时钟信号CP，接收第二触发器的输入时钟信号。2.如权利要求1所述的信号增强预分频器，其特征是：所述第一负载模块由阻型器件Z1和Z2组成；所述第二负载模块由由阻型器件Z3和Z4组成；所述电阻器件Z1和阻型电器Z2的一端并联接电源Vdd，另一端连接到第一触发器的两个输出端QN和QP；所述电阻器件Z3和阻型电器Z4的一端并联接电源Vdd，另一端连接到第二触发器的两个输出端IN和IP。3.如权利要求1所述的信号增强预分频器，其特征是：所述第一采样差分放大器中的晶体管M3和晶体管M4、第二采样差分放大器中的晶体管M9和晶体管M10、第一锁存交叉耦合放大器中的晶体管M5和晶体管M6、第二锁存交叉耦合放大器中的晶体管M11和晶体管M12、第一时钟输入差分放大器中的晶体管M1和晶体管M2、以及第二时钟输入差分放大器中的晶体管M7和晶体管M8均为NMOS管；所述第一负载模块中的负载管MP1和负载管MP2、以及第二负载模块中的负载管MP3和负载管MP4均为PMOS管；所述第一时钟输入差分放大器中的无源器件ZC1和无源器件ZC2、以及第二时钟输入差分放大器中的无源器件ZC3和无源器件ZC4为电阻、电容、电感或者上述几中组合而成的组合型器件。4.如权利要求2所述的信号增强预分频器，其特征是：所述第一采样差分放大器中的晶体管M3和晶体管M4、第二采样差分放大器中的晶体管M9和晶体管M10、第一锁存交叉耦合放大器中的晶体管M5和晶体管M6、第二锁存交叉耦合放大器中的晶体管M11和晶体管M12、第一时钟输入差分放大器中的晶体管M1和晶体管M2、以及第二时钟输入差分放大...

【专利技术属性】
技术研发人员：于云丰，潘文光，黄伟，肖时茂，
申请(专利权)人：无锡中科微电子工业技术研究院有限责任公司，
类型：发明
国别省市：江苏;32