用于多主总线协议的方法及装置制造方法及图纸

本发明专利技术的实施例提供了用于仲裁多主计算机总线的系统、方法及装置。这些实施例包括：多主串行计算机总线；与所述总线连接的第一主设备；与所述总线连接的第二主设备；与所述总线连接的从设备；从所述第一主设备通向所述第二主设备和所述从设备的第一I/O线；以及从所述第二主设备通向所述第一主设备和所述从设备的第二I/O线。每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述两个主设备限于单个事务，且所述两个主设备分别被配置成使用所述两条I/O线来向彼此发出不变成总线主设备的信号。本发明专利技术还公开了许多其他方面。

【技术实现步骤摘要】
【国外来华专利技术】相关申请本申请主张享有2014年2月7日提交的、专利技术名称为“METHODSANDAPPARATUSFORAMULTIPLEMASTERBUSPROTOCOL(用于多主总线协议的方法及装置)”的共同未决的美国临时专利申请No.61/937446的优先权，并且为了所有的目的，将该美国临时专利申请的全部内容以引用的方式并入本文中。
本专利技术涉及总线协议，并且更加具体地，涉及用于多主总线协议的装置、系统及方法。
技术介绍
内置集成电路标准(Inter-IntegratedCircuitstandard，被称为I2C、I2C、i2c、I方C、I二C或IIC)规定了多主串行单端计算机总线，该总线是由飞利浦(Philips)半导体部门(今天的恩智浦半导体公司(NXPSemiconductors))专利技术的、且通常被用来将低速外围设备附接至母板、嵌入式系统、蜂窝电话或其他数字电子器件。这里所包括的I2C的概述提供了关于I2C系统的基本信息，而且额外的详细信息可以参见由NXP半导体公司发布的、且可通过链接http://www.nxp.com/documents/user_manual/UM10204.pdf获得的“I2C-busSpecificationandUserManual”(Rev.5,9October2012)(“I2C总线规范和用户手册”，2012年10月9日，修订版5)，并且为了所有的目的，将这些额外的详细信息的全部内容以引用的方式并入本文中。如下面将会更加详细地说明，I2C限制了总线主设备能够对I2C总线进行决断的控制量，且因此限制了哪些事务能够使用I2C总线而被可靠地执行。I2C也具有可能会使其不适合于一些应用的其他限制。因此，目前需要的是能够在I2C协议内提供改进型多主支持的系统、装置及方法。
技术实现思路
在一些方面，本专利技术的实施例提供了一种用于仲裁多主计算机总线的装置。所述装置包括：多主串行计算机总线；与所述总线连接的第一主设备；与所述总线连接的第二主设备；与所述总线连接的从设备；从所述第一主设备通向所述第二主设备和所述从设备的第一I/O线；以及从所述第二主设备通向所述第一主设备和所述从设备的第二I/O线。每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述两个主设备限于单个事务。而且，所述两个主设备分别被配置成使用所述两条I/O线来向彼此发出不变成总线主设备的信号。在另一方面，本专利技术的实施例提供了一种用于仲裁多主计算机总线的系统。所述系统包括：多主串行计算机总线；与所述总线连接的多个主设备；与所述总线连接的多个从设备；多条I/O线，其中，每条所述I/O线从所述多个主设备中的相应一个主设备延伸而通向所述多个主设备中的所有其他主设备和所述多个从设备中的每个从设备。每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述多个主设备限于单个事务。而且，所述多个主设备分别被配置成使用所述多条I/O线来向彼此发出不变成总线主设备的信号。在又一方面，本专利技术的实施例提供了一种用于仲裁多主计算机总线的方法。所述方法包括：提供将第一主设备、第二主设备和从设备连接q起来的多主串行计算机总线；提供从所述第一主设备延伸到所述第二主设备和所述从设备的第一I/O线；提供从所述第二主设备延伸到所述第一主设备和所述从设备的第二I/O线；当任何一个所述主设备变成总线主设备时，将所述两个主设备中的各者都限于与所述从设备有关的单个事务；当所述第一主设备要在所述第二主设备不干预的情况下执行一系列连续的、不中断的与所述从设备有关的事务时，使用所述第一I/O线来向所述第二主设备发出不变成总线主设备的信号；并且当所述第二主设备要在所述第一主设备不干预的情况下执行一系列连续的、不中断的与所述从设备有关的事务时，使用所述第二I/O线来向所述第一主设备发出不变成总线主设备的信号。根据本专利技术的上述这些实施例和其他实施例而提供了许多其他方面。根据下面的详细说明、随附的权利要求和附图，能够更加充分地了解本专利技术的各实施例的其他特征和方面。附图说明图1图示了根据现有技术而实施的示例性I2C系统的框图。图2图示了用于说明图1的示例性I2C系统的操作的流程图。图3图示了根据本专利技术一些实施例的改进型I2C系统的示例的框图。图4至图6图示了用于说明图3的示例性改进型I2C系统的操作的流程图。具体实施方式本专利技术的实施例提供了如下的改进型I2C多主总线独占方法及装置：该方法及装置使得能够在不干预由其他主设备进行的与从设备有关的事务的情况下，在I2C总线上执行多个、不中断的与从设备有关的事务。标准I2C规范提供了使多个主设备中的一者在与从设备有关的单个事务之前获得对I2C总线的控制的仲裁方法，但是没有提供使该主设备保持独占控制以便例如完成不中断序列的多个事务(例如，读改写事务)的任何手段。本专利技术使得某一主设备(例如，微控制器)能够以不用与其他主设备的对从设备(例如，存储器)的访问发生竞争的方式保留对该从设备的独占访问以便进行多个连续事务。注意，这里使用的术语“单个事务”的意思是指在START(开始)标记与STOP(停止)标记之间的单个读取命令、单个写入命令或单个组合格式命令(其限于两个读取、两个写入、或者一个读取和一个写入)。常规I2C仅使用通过电阻器上拉的两条双向开漏线(open-drainline)，即串行数据线(SDA；SerialDataLine)和串行时钟(SCL；SerialClock)。所使用的典型电压是+5V或+3.3V，然而使用其他电压的系统也是允许的。I2C参考设计具有7位或10位(取决于所使用的器件)地址空间。通常的I2C总线速度是标准模式下的100千比特/秒和低速模式下的10千比特/秒，但是任意低的时钟频率也是允许的。最新修订版的I2C能够承载更多节点且以更快的速度运行(例如，快速模式下的400千比特/秒、快速模式+或Fm+下的1兆比特/秒、和高速模式下的3.4兆比特/秒)。与用在PC上相比，这些速度更加广泛地用在嵌入式系统上。也存在其他的可用的特征，例如16位寻址。注意，位速率(bitrate)被引入以用于在没有时钟拉伸(clockstretching)或其他硬件开销(hardwareoverhead)情况下主设备与从设备之间的事务。协议开销包括从地址(slaveaddress)和可能的在从设备内的寄存器地址以及每字节的ACK/NACK位。因此，用户数据的实际传输速率低于峰值位速率独自将会意味着的传输速率。例如，如果与从设备的每个交互活动都缺乏效率地仅允许数据的1个字节得到传输，那么数据速率将小于一半的峰值位速率。节点的最大数量受到地址空间且也受到400pF的全部总线电容的限制，这把实际通信距离限定为几米。参考设计是具有7位寻址时钟(SCL)和数据(SDA)线的总线。该总线具有用于节点的两个角色：主设备和从设备。主设备节点是产生时钟且发起与从设备的通信的节点。从设备节点是当被主设备寻址时接收时钟且做出应答的节点。总线是多主总线，这意味着能够存在任何数量的主设备节点。此外，主设备和从设备的角色可以在消息之间(例如，在发送STOP之后)被改变。对于本文档来自技高网...

【技术保护点】
一种装置，其包括：多主串行计算机总线；与所述总线连接的第一主设备；与所述总线连接的第二主设备；与所述总线连接的从设备；从所述第一主设备通向所述第二主设备和所述从设备的第一I/O线；以及从所述第二主设备通向所述第一主设备和所述从设备的第二I/O线，其中，每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述两个主设备限于单个事务，并且其中，所述两个主设备分别被配置成使用所述两条I/O线来向彼此发出不变成总线主设备的信号。

【技术特征摘要】
【国外来华专利技术】2014.02.07 US 61/937,4461.一种装置，其包括：多主串行计算机总线；与所述总线连接的第一主设备；与所述总线连接的第二主设备；与所述总线连接的从设备；从所述第一主设备通向所述第二主设备和所述从设备的第一I/O线；以及从所述第二主设备通向所述第一主设备和所述从设备的第二I/O线，其中，每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述两个主设备限于单个事务，并且其中，所述两个主设备分别被配置成使用所述两条I/O线来向彼此发出不变成总线主设备的信号。2.如权利要求1所述的装置，其中，如果所述第二主设备表明它想要访问所述从设备，那么所述第一主设备将不会试图使用所述总线，并且如果所述第一主设备表明它想要访问所述从设备，那么所述第二主设备将不会试图使用所述总线。3.如权利要求1所述的装置，其中，每个所述主设备被配置成决断该主设备的所述I/O线上的信号，并且被配置成在另一个所述主设备不干预且不变成总线主设备的情况下连续多次地变成总线主设备。4.如权利要求1所述的装置，其中，所述两个主设备是微控制器，且所述从设备是存储器。5.如权利要求1所述的装置，其中，所述第一主设备被配置成向所述第二主设备发出不变成总线主设备的信号，且所述第一主设备还被配置成执行与所述从设备有关的不中断的读改写事务。6.如权利要求1所述的装置，其中，所述多主串行计算机总线是内置集成电路总线，即I2C总线。7.如权利要求1所述的装置，其中，与所述从设备连接的所述两条I/O线被配置成向所述从设备表明哪个主设备正在访问所述从设备。8.一种系统，其包括：多主串行计算机总线；与所述总线连接的多个主设备；与所述总线连接的多个从设备；以及多条I/O线，其中，每条所述I/O线从所述多个主设备中的相应一个主设备延伸而通向所述多个主设备中的所有其他主设备和所述多个从设备中的每个从设备，其中，每当任何一个所述主设备变成总线主设备时，所述总线的仲裁所用的总线仲裁协议就将所述多个主设备限于单个事务，并且其中，所述多个主设备分别被配置成使用所述多条I/O线来向彼此发出不变成总线主设备的信号。9.如权利要求8所述的系统，其中，如果任何一个所述主设备表明它想要访问所述从设备，那么所述多个主设备中的其他主设备将不会试图使用所述总线。10.如权利要求8所述的系统，其中，各个...

【专利技术属性】
技术研发人员：克里斯托弗·迪欧尼斯欧，托德·T·斯旺泽，格雷戈里·R·斯特夫科维奇，
申请(专利权)人：安晟信医疗科技控股公司，
类型：发明
国别省市：瑞士;CH