高频封装结构制造技术

本发明专利技术公开了一种高频封装结构，包括：一晶粒、复数个引脚以及一晶粒座，其中，所述晶粒座的表面低于所述复数个引脚的顶面，所述晶粒设置于所述晶粒座的所述表面，使得所述晶粒的第一顶面与所述复数个引脚的顶面大致对齐。

【技术实现步骤摘要】

本专利技术涉及一种高频封装结构，尤其涉及一种可降低高频损耗的高频封装结构。
技术介绍
移动通讯系统及卫星通讯系统需进行高频操作，而传统封装结构并未针对高频操作进行设计，因此传统封装结构在高频产生严重的损耗而使传统封装结构的高频效能下降。详细来说，传统封装结构通常通过一打线接合(WireBonding)制程，利用接和线(BondingWires)将一晶粒(Die)以及一引脚(Lead)相互接合，接着通过一模封(Molding)制程，将晶粒以及引脚以一模封塑料(MoldingCompound)包覆而成。然而，模封塑料通常由高损耗的材质所制成，因此会产生电感效应而导致高频损耗恶化。举例来说，请参考图1A至图1C，图1A至图1C分别为现有的一封装结构10的剖面图、俯视图及仰视图。封装结构10包含有一晶粒100，晶粒100黏着于一晶粒座(DiePad)102，并通过接合线106连接至引脚104。封装结构10在经过一模封制程之后，接合线106及引脚104均会由模封塑料所覆盖，因此在接合线106及引脚104附近会产生电感效应。需注意的是，晶粒100与其周围的引脚104具有高度差(即晶粒100的一顶面与其周围的引脚104的一顶面之间并未相互共平面)，接合线106的长度必须足够长才能连接晶粒100与引脚104，然而，接合线106的长度越长，其所造成电感效应越大，导致高频损耗也更加严重。因此，现有的技术实有改善的必要。
技术实现思路
因此，本专利技术的主要目的即在于提供一种可降低高频损耗的高频封装结构，以改善现有的技术的缺点。为达到上述目的，本专利技术公开了一种高频封装结构，包括：一晶粒；复数个引脚；以及一晶粒座，所述晶粒座的表面低于所述复数个引脚的顶面；其中，所述晶粒设置于所述晶粒座的所述表面，使得所述晶粒的第一顶面与所述复数个引脚的顶面大致对齐。优选地，所述晶粒的所述第一顶面与所述复数个引脚的顶面之间的差距小于一特定值。优选地，所述特定值是所述晶粒的厚度的60％。优选地，所述复数个引脚是通过传输线来实现。优选地，所述晶粒座包括一凹槽，所述凹槽具有一凹槽深度，所述晶粒设置于所述凹槽中，使得所述晶粒的所述第一顶面大致与所述复数个引脚的顶面对齐。优选地，所述凹槽是采用正面蚀刻(TopsideEtching)或背面蚀刻(BacksideEtching)的方式制成。优选地，所述的高频封装结构还包括：复数个接合线(BondingWires)，连接于所述晶粒与所述复数个引脚之间；其中，所述晶粒设置于所述晶粒座的所述表面，使得所述复数个接合线的长度得以缩短。优选地，所述复数个接合线形成一接地－讯号－接地(Ground-Signal-Ground，GSG)结构。优选地，所述复数个引脚包括：一接地引脚，耦接于所述晶粒的一接地部，设置于所述高频封装结构的一侧边，所述接地引脚占据所述侧边，所述接地引脚形成有一孔槽；以及一讯号引脚，设置于所述孔槽之中；其中，所述接地引脚环绕所述讯号引脚，所述接地引脚与所述讯号引脚形成一接地－讯号－接地(Ground-Signal-Ground，GSG)结构。优选地，所述接地引脚与所述讯号引脚分离。优选地，所述接地引脚的顶面与所述讯号引脚的顶面位于相同的高度。优选地，所述接地引脚包括一第一接地引脚分段以及一第二接地引脚分段，所述第一接地引脚分段及所述第二接地引脚分段耦接于所述晶粒的所述接地部，所述第一接地引脚分段及所述第二接地引脚分段环绕所述讯号引脚。与现有技术相比，本专利技术的有益效果在于：本专利技术通过将晶粒座的表面设置得低于复数个引脚的顶面，并将晶粒设置于晶粒座的表面，使得晶粒的第一顶面与复数个引脚的顶面大致对齐，从而减轻封装结构的高频损耗，进而提升封装结构的高频效能。附图说明图1A是现有技术中的封装结构的剖面图；图1B是现有技术中的封装结构的俯视图；图1C是现有技术中的封装结构的仰视图；图2为一封装结构的电路模型的示意图。图3A是本专利技术实施例一的高频封装结构的剖面图；图3B是本专利技术实施例一的高频封装结构的俯视图；图3C是本专利技术实施例一的高频封装结构的仰视图；图4是图3A中的高频封装结构的插入损耗的频率响应图。图5是本专利技术实施例二的高频封装结构的俯视图。附图标记说明：10、30、50高频封装结构100、300晶粒102、302晶粒座104、304引脚106、306接合线308凹槽320、324顶面328表面340、342接地引脚分段344接地引脚546、346讯号引脚3460下讯号引脚部3462上讯号引脚部5460中央部5462、5464突出部L1、L2电感S1侧边DP凹槽深度A-A’线具体实施方式下面对照附图并结合优选的实施方式对本专利技术作进一步说明。关于接合线及引脚附近所产生的电感效应请参考图2，图2为一封装结构的一电路模型示意图。在图2中，电感L1代表接合线附近所产生的电感效应，而电感L2代表引脚附近所产生的电感效应。无论是降低电感L1或电感L2，皆可减轻封装结构的高频损耗，进而提升封装结构的高频效能。请参考图3A至图3C，图3A至图3C分别是本专利技术实施例一的高频封装结构30的剖面图、俯视图及仰视图，其中，图3A是绘示高频封装结构30沿一A-A’线(绘示于图3B)的剖面图。高频封装结构30包括一晶粒(Die)300、一晶粒座(DiePad)302、复数个引脚(Leads)304以及复数个接合线(BondingWires)306。晶粒300设置于晶粒座302之上，接合线306连接于晶粒300与引脚304之间，晶粒座302中形成有一凹槽308，使得晶粒座302的表面328低于引脚304的顶面324，凹槽308具有一凹槽深度DP。当晶粒300设置于凹槽308中时，晶粒300的顶面320大致与引脚304的顶面324相互对齐。换句话说，凹槽308及凹槽深度DP即用来降低晶粒300的顶面320的高度，使得晶粒300的顶面320可大致对齐于引脚304的顶面324，因此可缩短接合线306的长度并降低高频封装结构30的电感L1。具体来说，为了进一步缩短接合线306的长度，凹槽308的凹槽深度DP可配合晶粒300的厚度而设计，使得晶粒300的顶面320与引脚304的顶面324之间于水平位准上的差距小于一特定值，该特定值可为晶粒300厚度的60％。此外，缩短接合线306的长度可有效降低接合线306附近的电感L1。较佳地，晶粒300的顶面320与引脚304的顶面324相互共平面，即晶粒300的顶面320与引脚304的顶面324皆位于同一水平位准的一水平平面，而不在此限。由上述可知，由于晶粒座上形成凹槽并将晶粒设置于凹槽中，以缩短接合线长度，可有效降低高频封装结构中接合线附近的电感L1。另一方面，为了降低引脚附近的电感L2，高频封装结构30的引脚可经适当设计而成为传输线。如图3B所示，高频封装结构30在一侧边S1包含有一讯号引脚346及一接地引脚344，讯号引脚346连接晶粒300，用来传递晶粒300的讯号，而接地引脚344连接晶粒300的一接地部。接地引脚344可视为由接地引脚344的侧边S1的其余引脚整合而成，即接地引脚344占据高频封装结构30的侧边S1。因此，引脚附近的电感L2可有效降低。此外，本文档来自技高网...

【技术保护点】
一种高频封装结构，其特征在于，包括：一晶粒；复数个引脚；以及一晶粒座，所述晶粒座的表面低于所述复数个引脚的顶面；其中，所述晶粒设置于所述晶粒座的所述表面，使得所述晶粒的第一顶面与所述复数个引脚的顶面大致对齐。

【技术特征摘要】
2015.08.13 US 62/204,972;2015.10.14 US 14/883,6091.一种高频封装结构，其特征在于，包括：一晶粒；复数个引脚；以及一晶粒座，所述晶粒座的表面低于所述复数个引脚的顶面；其中，所述晶粒设置于所述晶粒座的所述表面，使得所述晶粒的第一顶面与所述复数个引脚的顶面大致对齐。2.根据权利要求1所述的高频封装结构，其特征在于，所述晶粒的所述第一顶面与所述复数个引脚的顶面之间的差距小于一特定值。3.根据权利要求2所述的高频封装结构，其特征在于，所述特定值是所述晶粒的厚度的60％。4.根据权利要求1所述的高频封装结构，其特征在于，所述复数个引脚是通过传输线来实现。5.根据权利要求1所述的高频封装结构，其特征在于，所述晶粒座包括一凹槽，所述凹槽具有一凹槽深度，所述晶粒设置于所述凹槽中，使得所述晶粒的所述第一顶面大致与所述复数个引脚的顶面对齐。6.根据权利要求5所述的高频封装结构，其特征在于，所述凹槽是采用正面蚀刻或背面蚀刻的方式制成。7.根据权利要求1所述的高频...

【专利技术属性】
技术研发人员：黄智文，陈毓乔，
申请(专利权)人：稳懋半导体股份有限公司，
类型：发明
国别省市：中国台湾;71