一种半导体存储模块及其制作方法技术

技术编号:14684214 阅读:16 留言:0更新日期:2017-02-22 17:45
本发明专利技术实施例公开了一种半导体存储模块及其制作方法,所述半导体存储模块包括自下而上依次堆叠的控制芯片组和至少两个存储芯片组,相邻的两个存储芯片组的第一重布线层通过层间导电柱电连接,控制芯片组的第二重布线层与相邻的存储芯片组通过区域间导电柱电连接,存储芯片组包括依次堆叠的至少两个存储芯片,和位于至少两个存储芯片下方的第一复合绝缘层,至少两个存储芯片的第一层内导电柱错开预设角度,以与第一重布线层电连接,控制芯片组包括控制芯片,和位于控制芯片下方的第二复合绝缘层,控制芯片的第二层内导电柱与第二重布线层电连接。综上,可以提高存储模块的存储能力和控制能力,减小存储模块尺寸,以及实现存储模块的晶圆级制造。

【技术实现步骤摘要】

本专利技术实施例涉及半导体
,尤其涉及一种半导体存储模块及其制作方法
技术介绍
存储模块主要由两大功能部分组成:存储器件和控制器件。而大容量存储器件要么由多存储芯片组成,要么由高密度多存储单元构成单一存储芯片;控制器件由逻辑芯片构成。存储芯片和逻辑芯片的制造,因其功能不一样,难以使用所谓的系统芯片(System-on-Chip,SOC)的方式,采用同一种半导体制造技术将其制造在同一芯片里。那么,怎样有效地将这两大功能部分集成在一起,以大规模生产的方式制造出大容量,体积结构小的高端存储模块,来满足半导体技术的发展和微电子器件制造的趋势——更高性能,更小的形状系数,更低的成本,是半导体存储模块研究领域一直关心的问题。对于存储模块的制造方法,现有技术中先把结构相似的单个存储器(或芯片)堆叠起来,形成大容量的存储器件,再与控制器件相连。至今,存储模块的技术发展基本上是沿着上述思路进行。美国专利US2006/0055020A1(ToddO.Bolken等)在早期提出了用球栅阵列结构(BallGridArray,BGA)技术,先把单个的存储芯片封装起来,再把这些单个的BGA封装体,采用焊球连接,一个封装体叠在另一封装体的上面,即所谓的层叠封装(Package-on-package,POP)结构,来构建大容量存储器。为了能实现单个存储封装体的BGA堆叠互连,BGA焊球不得不分布在主封装体(内含存储芯片)的两侧,这造成整个具有BGA封装形式的存储封装体积较大。以这样的存储封装体再堆叠起来组成大容量存储器时,整个大容量存储器的体积显得庞大,如图1a、图1b所示,40为整个具有大容量存储功能和控制功能的高端存储模块结构;41在40里面,具有BGA结构的单个存储器封装;42为存储器封装体的芯片主动面;43为控制(逻辑)单元;44为封装体带球的一面;45、46分别为封装堆叠时的对准标记兼空间隔离体;48为具有BGA结构的单个存储器封装体的转接板部分,其作用是在高端存储模块里配送电源,传输信号;50是BGA焊球,作为单个存储器之间的电互连;52为基板,将高端存储模块与外界相连接。美国专利2010/0270689A1(Hye-jinKim等)提出了剥离单个存储芯片的封装体,直接把数个裸存储芯片和裸控制逻辑芯片一起封装在同一个封装体来组成高端存储模块的概念,如图2所示,大容量存储部分分为上下两组,每组4个存储芯片错位叠加。310、320、330、340、350、360、370和380为存储芯片;315、325、335、345、355、365、375和385为相邻存储芯片键合引线,起到芯片间电互连作用;346和356为连接上下两组存储芯片的辅助焊盘;410为控制部分(逻辑芯片);415为相应的键合引线,在控制芯片和基板之间形成电连接。102为BGA封装体基板的下部表面;104为BGA封装体基板的上部表面上的焊盘;110为BGA封装体基板。这种高端存储模块的结构,比起图1A、图1B所示的美国专利,其体积大大缩小,制造工序变得简单。这样制造成本也大大下降。该存储模块的具体制造技术是把存储器芯片以断错式的方式一个接一个地堆叠上去,再用在引线键合一阶一阶地把各个芯片电连接在一起。采用断错式结构的目的是为了实施金属引线键合。然后把控制芯片也贴在封装体内,再施以引线键合。最后塑封整个存储模块并植球回流。因采用芯片错位堆叠,存储模块占用不小空间,而且因采用一层一层地引线键合形成电互连,再加上是分离器件封装和电测,这样不但占有额外空间,且费时,制造效率不高。但是,因其是裸芯片堆叠并采用价廉的引线键合技术,尽管以后出现了硅通孔技术,高端存储模块的制造目前仍以该技术为主。美光的StevenK.Grouthuis团队提出了基于混合内存数据集(HybridMemoryCube,HMC)技术的高端存储器概念。其概念的主要设想是,存储芯片以硅通孔技术(ThroughSiliconVia,TSV)技术,垂直堆叠在一起,再以焊球与控制逻辑芯片电连接。最后逻辑芯片也以TSV技术实现与外界连接。他们的研究成果主要揭示在美国专利US2015/0279431A1(图3)、US2015/0348956A1、和US2016/0013115A1里。如图3所示,102a和102b均为逻辑芯片;103为存储芯片,且各存储芯片103在2个逻辑芯片之间垂直堆叠成大容量存储器105;逻辑芯片102a通过转接板122与封装基板120实现电连接。封装基板120通过焊盘124、焊球125与外界实现电连接;110为具有散热功能的封装体(包括封装盖112和封装腔体113);114a和114b均为热界面粘接材料。这些专利提出的概念从功能、体积上看,是最理想的高端存储模块技术,但TSV技术有其至命弱点,制造成本昂贵。在大规模工程制造上迟迟未能实现。主要原因在于:(1)在存储芯片设计时,就得为硅通孔预留区域;(2)在向每个独立的存储芯片制作通孔时,存在芯片损坏的可能性;(3)需增加一定的为形成过孔电极的复杂且成本高的半导体前道工艺;(4)既使对相同的存储芯片,堆叠后所必须的用于每个芯片层的RDL重布线层的增加。其它不足是,存储芯片的设计,和逻辑芯片的设计相互制约影响。还有,基于TSV技术的高端存储模块仍以分离器件的形式进行组装和功能测试,效率低。自扇出型晶圆级封装(Fan-OutWaferLevelPackaging,FOWLP)技术问世后,研究者也考虑把该技术施用于高端存储模块的制造里,也出现了一批专利。遗憾的是,所报道的基于FOWLP技术的高端存储器制造方案,因FOWLP目前技术的二维特点,均把注意力放到如何运用FOWLP技术以晶圆级的形式制作控制(逻辑)部分。美国专利US2015/0035146A1(Jing-ChengLin等)就是一个例子,如图4所示,10为控制部分封装体;66为大容量存储器封装体;70为包含在66里的各存储芯片;68为经焊球连接好的具有POP结构的高端存储模块。尽管对逻辑芯片实现了晶圆级集成制造,并在控制元件的上表面、下表面采用非硅通孔(TSV-less)技术形成了电连接,但对大容量存储功能部分的处理,该专利仍是采用经典的存储芯片堆叠,加以引线键合实现存储芯片间电连接,形成一个具有BGA封装形式的大容量存储器,随后该BGA封装体以焊球与由FOWLP制作的控制部分构成高端存储模块。这样形成的高端存储模块具有POP封装特征,而且组装、功能测试均以分离器件形式开展。综上所述,目前由大容量存储器和控制逻辑芯片组成的高端存储模块的制造技术都有一些特有的及共同的短板,主要是:模块体积较大、以分离器件的方式进行组装和功能测试,效率低。
技术实现思路
有鉴于此,本专利技术实施例提供一种半导体存储模块及其制作方法,以解决现有技术中半导体存储模块体积较大,并且以分离器件的方式进行组装和功能测试,造成半导体存储模块制造效率较低的技术问题。第一方面,本专利技术实施例提供了一种半导体存储模块,包括:自下而上依次堆叠的控制芯片组和至少两个存储芯片组,上下相邻的两个所述存储芯片组的第一重布线层通过层间导电柱电连接,所述控制芯片组的第二重布线层与相邻的所述存储芯片组之间通过区域间导电柱电本文档来自技高网
...
一种半导体存储模块及其制作方法

【技术保护点】
一种半导体存储模块,其特征在于,包括自下而上依次堆叠的控制芯片组和至少两个存储芯片组,上下相邻的两个所述存储芯片组的第一重布线层通过层间导电柱电连接,所述控制芯片组的第二重布线层与相邻的所述存储芯片组之间通过区域间导电柱电连接,且位于最下方的所述第一重布线层或所述第二重布线层与对外连接凸块电连接;所述存储芯片组包括依次堆叠的至少两个存储芯片,以及位于所述至少两个存储芯片下方的第一复合绝缘层,所述至少两个存储芯片包封为一体结构,所述第一重布线层设置在所述第一复合绝缘层中,所述至少两个存储芯片的第一层内导电柱错开预设角度,以分别与所述第一重布线层电连接;所述控制芯片组包括控制芯片,以及位于所述控制芯片下方的第二复合绝缘层,所述第二重布线层设置在所述第二复合绝缘层中,所述控制芯片的第二层内导电柱与所述第二重布线层电连接。

【技术特征摘要】
1.一种半导体存储模块,其特征在于,包括自下而上依次堆叠的控制芯片组和至少两个存储芯片组,上下相邻的两个所述存储芯片组的第一重布线层通过层间导电柱电连接,所述控制芯片组的第二重布线层与相邻的所述存储芯片组之间通过区域间导电柱电连接,且位于最下方的所述第一重布线层或所述第二重布线层与对外连接凸块电连接;所述存储芯片组包括依次堆叠的至少两个存储芯片,以及位于所述至少两个存储芯片下方的第一复合绝缘层,所述至少两个存储芯片包封为一体结构,所述第一重布线层设置在所述第一复合绝缘层中,所述至少两个存储芯片的第一层内导电柱错开预设角度,以分别与所述第一重布线层电连接;所述控制芯片组包括控制芯片,以及位于所述控制芯片下方的第二复合绝缘层,所述第二重布线层设置在所述第二复合绝缘层中,所述控制芯片的第二层内导电柱与所述第二重布线层电连接。2.根据权利要求1所述的半导体存储模块,其特征在于,所述控制芯片组位于最下方,所述控制芯片组的第二重布线层与对外连接凸块电连接。3.根据权利要求1所述的半导体存储模块,其特征在于,所述至少两个存储芯片的第一主动面的朝向相同,且所述第一主动面上设置有第一焊盘,所述第一焊盘与所述第一层内导电柱电连接。4.根据权利要求3所述的半导体存储模块,其特征在于,所述控制芯片的第二主动面与所述存储芯片的第一主动面朝向相同,且所述第二主动面上设置有第二焊盘,所述第二焊盘与所述第二层内导电柱电连接。5.根据权利要求1所述的半导体存储模块,其特征在于,每个所述存储芯片组包括二个、三个或四个存储芯片。6.根据权利要求5所述的半导体存储器,其特征在于,所述存储芯片组内的至少两个存储芯片的第一层内导电柱错开90°或180°。7.根据权利要求1所述的半导体存储模块,其特征在于,所述第一复合绝缘层包括第一上部绝缘层和第一下部绝缘层,以及位于所述第一上部绝缘层和第一下部绝缘层之间的第一重布线层,所述第一层内导电柱通过第一下部绝缘层中的第一通孔与所述第一重布线层电连接;所述第二复合绝缘层包括第二上部绝缘层和第二下部绝缘层,以及位于所述第二上部绝缘层和第二下部绝缘层之间的第二重布线层,所述第二层内导电柱通过第二下部绝缘层中的第二通孔与所述第二重布线层电连接。8.根据权利要求7所述的半导体存储模块,其特征在于,所述第一上部绝缘层、第一所述下部绝缘层、第二上部绝缘层以及第二下部绝缘层为有机光敏材...

【专利技术属性】
技术研发人员:陆原陈峰
申请(专利权)人:华进半导体封装先导技术研发中心有限公司
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1