一致性消息的传输方法、系统、总线接口控制器和芯片技术方案

本发明专利技术提供一种一致性消息的传输方法、系统、总线接口控制器和芯片。第一总线接口控制器接收第一缓存一致性子域中的第一一致性消息；第一总线接口控制器归属于第一缓存一致性子域；第一一致性消息携带消息类型和目的地址；第一总线接口控制器根据第一一致性消息的消息类型和预设的打包相关信息确定打包格式，将所述第一一致性消息处理为第一打包消息，并根据第一一致性消息的目的地址，将第一打包消息通过总线接口发送至归属于第二缓存一致性子域的第二总线接口控制器；第一缓存一致性子域中的第一一致性消息是由第一缓存一致性子域中的处理器核或最后一级缓存发送的。本发明专利技术提供的传输方法使子域间的一致性消息可通过总线接口传输。

【技术实现步骤摘要】

本专利技术涉及计算机
，尤其涉及一种一致性消息的传输方法、系统、总线接口控制器和芯片。
技术介绍
在当前计算机
中，计算机系统中的芯片包括多个单核或多核的处理器，由于各个处理器核共享存储资源，则为了保证计算机系统的正常运行，因此保证缓存中的数据一致性尤为重要，即需要维护缓存一致性，例如处理器core1经过运算更改了数据m的赋值，则此时需要维护缓存一致性，以使用于向其他处理器核提供数据m的缓存同步更新该数据m的赋值，以保证各个处理器核使用的数据m为一致的；具体的，在计算机系统中，处理器分布在不同的缓存一致性子域(cachecoherencesub-domain，简称CCSD)中，不同的CCSD通过桥片互连；常见的，各个核之间、处理器之间可通过传输一致性消息进行缓存一致性的维护，其中一致性消息由基于高级扩展接口(AdvancedextensibleInterface，简称AXI)协议下的五种通道进行传输，具体的，一致性消息包括读请求通道(AR通道)传输的一级缓存读失效(ar_request_read)、一级缓存写失效(ar_request_write)；写请求通道(包括AW通道和W通道)传输的一级缓存替换请求(aw_replace)、处理器核发往最后一级缓存(LastLevelCache，简称LLC)的响应消息(该响应消息包括：aw_writeback_invalid，aw_writeback，aw_invalid)；读响应通道(R通道)传输的读请求通道响应消息(r_response)、最后一级缓存无效命令(r_invalid)、最后一级缓存写回命令(r_writeback)、最后一级缓存写回并无效命令(r_writeback_invalid)；写响应通道(B通道)传输的写请求通道响应消息(b_respense)。在维护缓存一致性时，同一个缓存一致性子域中各个处理器核及最后一级缓存之间可以通过快速传输(HyperTransport，简称HT)接口中的上述五种信道传输一致性消息；当一个缓存一致性子域中的某个处理器需要将一致性消息发送至另一个缓存一致性子域中最后一级缓存时，或者一个缓存一致性子域中的最后一级缓存要将一致性消息发送至另一个缓存一致性子域中的一个处理器时，通常是依照快速通道互联(QuickPathInterconnect，简称QPI)协议，采用第三代总线接口(PCI-Express,简称PCI-E，是在PCIe1.0标准下于2004年引入的总线和接口标准)电路传送QPI消息，以维护跨子域间的缓存一致性；但现有技术中在维护跨子域间的缓存一致性时，需要针对多个子域设置PCI-E接口电路，还需要对PCI-E的协议栈做较大改动，不便于维护跨子域间的缓存一致性。
技术实现思路
本专利技术提供一种一致性消息的传输方法、系统、总线接口控制器和芯片，用于解决现有技术中进行子域之间的一致性消息的传输时，需要对子域间的接口电路和协议栈做出大规模部署及调整的问题。本专利技术的第一方面提供一种一致性消息的传输方法，包括：第一总线接口控制器接收第一缓存一致性子域中的第一一致性消息；所述第一总线接口控制器归属于所述第一缓存一致性子域；所述第一一致性消息携带消息类型和目的地址；所述第一总线接口控制器根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式，并按照所述打包格式对所述第一一致性消息进行打包以获得第一打包消息，所述打包相关信息包括一致性消息的消息类型和打包格式的对应关系；所述第一总线接口控制器根据所述第一一致性消息的目的地址，将所述第一打包消息通过归属于所述第一缓存一致性子域的总线接口发送至归属于第二缓存一致性子域的第二总线接口控制器；其中，所述第一缓存一致性子域中包括处理器核与最后一级缓存，所述第一缓存一致性子域中的所述第一一致性消息是由所述第一缓存一致性子域中的处理器核或最后一级缓存发送的。结合第一方面，在第一方面的第一种可选的实施方式中，所述第一总线接口控制器和所述第二总线接口控制器为第三代总线接口PCI-E控制器，所述总线接口为PCI-E接口。结合第一方面的第一种可选的实施方式，在第一方面的第二种可选的实施方式中，所述第一总线接口控制器根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式包括：所述第一PCI-E控制器根据所述第一一致性消息的消息类型和预设的打包相关信息，确定对应的事务层数据包TLP包的打包格式。结合第一方面的第一种至第二种任一种可选的实施方式，在第一方面的第三种可选的实施方式中，所述第一打包消息至少包括所述第一一致性消息和定义符号；所述定义符号用于表示所述第一打包消息所采用的打包格式，所述预设的打包相关信息还包括一致性消息的消息类型和定义符号的对应关系。结合第一方面的第三种可选的实施方式，在第一方面的第四种可选的实施方式中，所述将所述第一打包消息通过归属于所述第一缓存一致性子域的总线接口，发送至归属于第二缓存一致性子域的第二总线接口控制器，包括：所述第一PCI-E控制器通过归属于所述第一缓存一致性子域的PCI-E接口内所述第一打包消息的定义符号对应的虚通道中的至少两个子虚通道中的一个空闲的子虚通道，将所述第一打包消息发送至所述第二PCI-E控制器；所述PCI-E接口包括4个虚通道；所述第一打包消息中的定义符号对应所述4个虚通道中的一个虚通道；所述4个虚通道中的每个虚通道包括至少两个子虚通道。结合第一方面的第二种至第四种任一种可选的实施方式，在第一方面的第五种可选的实施方式中，所述传输方法还包括：所述第一PCI-E控制器接收第二打包消息；所述第一PCI-E控制器根据所述第二打包消息的定义符号和预设的打包相关信息，确定所述第二打包消息的打包格式，并根据所述第二打包消息的打包格式，进行解包操作以获得所述第二打包消息所包括的第二一致性消息，所述打包相关信息包括定义符号与打包格式的对应关系；所述第一PCI-E控制器根据所述第二一致性消息的目的地址，将所述第二一致性消息发送给第一缓存一致性子域中的处理器或最后一级缓存。本专利技术的第二方面提供一种总线接口控制器，包括：第一接收模块，用于接收第一缓存一致性子域中的第一一致性消息；所述总线接口控制器归属于所述第一缓存一致性子域；所述第一一致性消息携带消息类型和目的地址；处理模块，用于根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式，并按照所述打包格式对所述第一一致性消息进行打包以获得第一打包消息，所述打包相关信息包括一致性消息的消息类型和打包格式的对应关系；第一发送模块，用于根据所述第一一致性消息的目的地址，将所述第一打包消息通过所述总线接口控制器的总线接口发送至归属于第二缓存一致性子域的总线接口控制器；其中，所述第一缓存一致性子域中包括处理器核与最后一级缓存，所述第一缓存一致性子域中的所述第一一致性消息是由所述第一缓存一致性子域中的处理器核或最后一级缓存发送的。结合第二方面，在第二方面的第一种可能的实现方式中，所述总线接口控制器为第三代总线接口PCI-E控制器，所述总线接口为PCI-E接口。结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述处理模块，具体用于本文档来自技高网...

【技术保护点】
一种一致性消息的传输方法，其特征在于，包括：第一总线接口控制器接收第一缓存一致性子域中的第一一致性消息；所述第一总线接口控制器归属于所述第一缓存一致性子域；所述第一一致性消息携带消息类型和目的地址；所述第一总线接口控制器根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式，并按照所述打包格式对所述第一一致性消息进行打包以获得第一打包消息，所述打包相关信息包括一致性消息的消息类型和打包格式的对应关系；所述第一总线接口控制器根据所述第一一致性消息的目的地址，将所述第一打包消息通过归属于所述第一缓存一致性子域的总线接口发送至归属于第二缓存一致性子域的第二总线接口控制器；其中，所述第一缓存一致性子域中包括处理器核与最后一级缓存，所述第一缓存一致性子域中的所述第一一致性消息是由所述第一缓存一致性子域中的处理器核或最后一级缓存发送的。

【技术特征摘要】
1.一种一致性消息的传输方法，其特征在于，包括：第一总线接口控制器接收第一缓存一致性子域中的第一一致性消息；所述第一总线接口控制器归属于所述第一缓存一致性子域；所述第一一致性消息携带消息类型和目的地址；所述第一总线接口控制器根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式，并按照所述打包格式对所述第一一致性消息进行打包以获得第一打包消息，所述打包相关信息包括一致性消息的消息类型和打包格式的对应关系；所述第一总线接口控制器根据所述第一一致性消息的目的地址，将所述第一打包消息通过归属于所述第一缓存一致性子域的总线接口发送至归属于第二缓存一致性子域的第二总线接口控制器；其中，所述第一缓存一致性子域中包括处理器核与最后一级缓存，所述第一缓存一致性子域中的所述第一一致性消息是由所述第一缓存一致性子域中的处理器核或最后一级缓存发送的。2.根据权利要求1所述的传输方法，其特征在于，所述第一总线接口控制器和所述第二总线接口控制器为第三代总线接口PCI-E控制器，所述总线接口为PCI-E接口。3.根据权利要求2所述的传输方法，其特征在于，所述第一总线接口控制器根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式包括：所述第一PCI-E控制器根据所述第一一致性消息的消息类型和预设的打包相关信息，确定对应的事务层数据包TLP包的打包格式。4.根据权利要求2或3所述的传输方法，其特征在于，所述第一打包消息至少包括所述第一一致性消息和定义符号；所述定义符号用于表示所述第一打包消息所采用的打包格式，所述预设的打包相关信息还包括一致性消息的消息类型和定义符号的对应关系。5.根据权利要求4所述的传输方法，其特征在于，所述将所述第一打包消息通过归属于所述第一缓存一致性子域的总线接口发送至归属于第二缓存一致性子域的第二总线接口控制器，包括：所述第一PCI-E控制器通过归属于所述第一缓存一致性子域的PCI-E接口内所述第一打包消息的定义符号对应的虚通道中的至少两个子虚通道中的一个空闲的子虚通道，将所述第一打包消息发送至所述第二PCI-E控制器；所述PCI-E接口包括4个虚通道；所述第一打包消息中的定义符号对应所述4个虚通道中的一个虚通道；所述4个虚通道中的每个虚通道包括至少两个子虚通道，所述打包相关信息还包括定义符号与虚通道的对应关系。6.根据权利要求2～5任一项所述的传输方法，其特征在于，所述传输方法还包括：所述第一PCI-E控制器接收第二打包消息；所述第一PCI-E控制器根据所述第二打包消息的定义符号和预设的打包相关信息，确定所述第二打包消息的打包格式，并根据所述第二打包消息的打包格式，进行解包操作以获得所述第二打包消息所包括的第二一致性消息，所述打包相关信息包括定义符号与打包格式的对应关系；所述第一PCI-E控制器根据所述第二一致性消息的目的地址，将所述第二一致性消息发送给第一缓存一致性子域中的处理器或最后一级缓存。7.一种总线接口控制器，其特征在于，包括：第一接收模块，用于接收第一缓存一致性子域中的第一一致性消息；所述总线接口控制器归属于所述第一缓存一致性子域；所述第一一致性消息携带消息类型和目的地址；处理模块，用于根据所述第一一致性消息的消息类型和预设的打包相关信息确定打包格式，并按照所述打包格式对所述第一一致性消息进行打包以获得第一打包消...

【专利技术属性】
技术研发人员：曾露，王焕东，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京;11