用于I2C总线数据传输的锁存电路制造技术

本实用新型专利技术公开了一种用于I2C总线数据传输的锁存电路，包括：第一比较器，与串行时钟线SCL连接，输出第一控制信号；第二比较器，与SCL、串行数据线SDA连接，输出第二控制信号；开关门电路，与SCL、SDA、第二比较器连接，根据SCL信号、SDA信号和第二控制信号生成第三控制信号，锁存器，与第一比较器和开关门电路连接，根据第一控制信号和第三控制信号输出第四控制信号；锁存器还向SDA发送第四控制信号，第四控制信号用于控制SDA信号保持原状态。本实用新型专利技术使SDA信号在传输数据时被锁存，不能进行电平变化，防止TCON或者EEPROM出现误操作导致的SDA传输异常。

【技术实现步骤摘要】

本技术属于集成电路
，更具体地，涉及一种用于I2C总线数据传输的锁存电路。
技术介绍
I2C总线是由串行数据线(SerialData，SDA)和串行时钟线(SerialClockLine，SCL)构成的串行总线，可以发送和接收数据。在IC与IC之间进行双向传送，最高传送速率100kbps。对于并联在一条总线上的每个IC都有唯一的地址。I2C总线有两根信号线，一根为SDA(数据线)，一根为SCL(时钟线)，时钟信号是由主控器件产生。I2C总线在传送数据过程中共有三种类型信号，它们分别是：开始信号、结束信号和应答信号。开始信号：SCL为高电平时，SDA由高电平转变为低电平跳变，表示开始通信。结束信号：SCL为高电平时，SDA由低电平转变为高电平跳变，表示结束通信。应答信号：接收数据的IC在接收到一个字节数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。开始和结束信号都是由主机发出的，应答信号是由从机发出的，开始和结束通信过程的时序如图1所示。在实际通信时，I2C总线进行数据传送时，时钟线SCL上的信号为高电平期间，数据线SDA上的数据必须保持稳定，只有在时钟线SCL上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化，且只有SCL信号为高电平时传输的数据才有效。当TCON或者EEPROM出现误操作时，可能引起在SCL信号为高电平时，SDA信号在出现电平跳动现象(如图2所示)，导致数据传输错误。
技术实现思路
本技术的目的在于提供一种用于I2C总线数据传输的锁存电路。根据本技术的一方面，提供一种用于I2C总线数据传输的锁存电路，包括：第一比较器，与串行时钟线SCL连接，用于接收SCL信号，并根据所述SCL信号输出第一控制信号；第二比较器，与串行时钟线SCL、串行数据线SDA连接，用于接收所述SCL信号和SDA信号，并根据所述SCL信号和SDA信号输出第二控制信号；开关门电路，与所述串行时钟线SCL、串行数据线SDA、第二比较器连接，用于接收SCL信号、SDA信号以及第二控制信号，并根据所述SCL信号、SDA信号以及第二控制信号生成第三控制信号，锁存器，与所述第一比较器以及所述开关门电路连接，用于接收第一控制信号以及第三控制信号，并根据所述第一控制信号和第三控制信号输出第四控制信号；其中，所述锁存器还与串行数据线SDA连接，用于向所述串行数据线SDA发送第四控制信号，所述第四控制信号用于控制SDA信号保持原状态。优选地，所述第一比较器包括第一输入端、第二输入端以及第一输出端，其中，所述第一输入端与串行时钟线SCL连接，第二输入端接地，第一输出端与所述锁存器连接。优选地，所述第二比较器包括第三输入端、第四输入端以及第二输出端，其中，所述第三输入端与串行时钟线SCL连接，所述第四输入端与串行数据线SDA连接，所述第二输出端与所述锁存器连接。优选地，所述锁存器包括第五输入端、第六输入端以及第三输出端，其中，所述第五输入端与所述第一比较器的第一输出端连接。优选地，所述第三输出端为同相输出端时，所述第三输出端与所述串行数据线SDA连接；所述第三输出端为反相输出端时，所述第三输出端通过一个逻辑非门与所述串行数据线SDA连接。优选地，所述开关门电路包括：计数器，与所述串行时钟线SCL连接，用于获取SCL信号的高电平次数；侦测电路，与所述串行时钟线SCL、串行数据线SDA连接，用于侦测SCL信号处于高电平时SDA信号是否发生电平变化，并根据侦测结果生成第五控制信号；逻辑或门，与所述第二比较器和所述侦测电路连接，用于根据所述第二控制信号和所述第五控制信号生成第三控制信号；其中，所述侦测电路还与所述计数器连接，当所述侦测电路侦测到SCL信号处于高电平且SDA信号发生从高电平到低电平的变化时，启动计数器开始计数。优选地，所述逻辑或门还与所述锁存器的第六输入端连接，用于向所述锁存器的第六输入端输入第三控制信号。优选地，所述计数器处于计数状态时，所述侦测电路停止侦测。优选地，所述计数器为N进制计数器，当计数至N时，向所述侦测电路发送反馈信号。优选地，所述侦测电路根据所述反馈信号开始侦测。本技术提供的用于I2C总线数据传输的锁存电路将SDA信号在传输数据时被锁存，不能进行电平变化，防止TCON或者EEPROM出现误操作导致的SDA传输异常，同时在遇到传输异常问题时，提高解析效率。附图说明通过以下参照附图对本技术实施例的描述，本技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1示出了I2C总线从开始通信到结束通信的过程中的正常时序波形图；图2示出了I2C总线从开始通信到结束通信的过程中的异常时序波形图；图3a-3b示出了根据本技术实施例提供的用于I2C总线数据传输的锁存电路的结构示意图；图4示出了根据本技术实施例提供的用于I2C总线数据传输的锁存电路工作时I2C总线从开始通信到结束通信的过程中的时序波形图。具体实施方式以下将参照附图更详细地描述本技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。本技术可以各种形式呈现，以下将描述其中一些示例。图3a-图3b示出了本技术实施例提供的用于I2C总线数据传输的锁存电路的结构示意图。如图3a-3b所示，所述锁存电路包括第一比较器101、第二比较器102、开关门电路103和锁存器104。其中，第一比较器101，与串行时钟线SCL连接，用于接收SCL信号，并根据所述SCL信号输出第一控制信号。在本实施例中，所述第一比较器101包括第一输入端A、第二输入端B以及第一输出端E，其中，所述第一输入端A与串行时钟线SCL连接，第二输入端B接地，第一输出端E与所述锁存器104连接。其中，第一输入端A输入SCL信号，第二输入端B接地，即第二输入端B一直输入低电平信号；当第一输入端A输入的SCL信号为高电平时，第一输出端E输出的第一控制信号为低电平信号；当第一输入端A输入的SCL信号为低电平时，第一输出端E输出的第一控制信号为高电平信号。第二比较器102，与串行时钟线SCL、串行数据线SDA连接，用于接收所述SCL信号和SDA信号，并根据所述SCL信号和SDA信号输出第二控制信号。在本实施例中，所述第二比较器102包括第三输入端C、第四输入端D以及第二输出端F，其中，所述第三输入端C与串行时钟线SCL连接，所述第四输入端D与串行数据线SDA连接，所述第二输出端F与所述锁存器104连接。其中，第三输入端C输入SCL信号，第四输入端D输入SDA信号；当第三输入端C输入的SCL信号为低电平，第四输入端D输入的SDA信号为高电平时，第二输出端F输出的第二控制信号为高电平信号；当第三输入端C输入的SCL信号为高电平，第四输入端D输入的SDA信号不论是高电平还是低电平时，第二输出端F输出的第二控制信号为低电平信号。开关门电路103，与所述串行时钟线SCL、串行数据线SDA、第二比较器102连接，用于接收SCL信号、SDA信号以及第二控制信号，并根据所述SCL信号、SDA信号以及第二控制信号生成第三控制信号。在本实施例中，所述开关门电路103包括计数器1031、侦测本文档来自技高网...

【技术保护点】
一种用于I2C总线数据传输的锁存电路，其特征在于，包括：第一比较器，与串行时钟线SCL连接，用于接收SCL信号，并根据所述SCL信号输出第一控制信号；第二比较器，与串行时钟线SCL、串行数据线SDA连接，用于接收所述SCL信号和SDA信号，并根据所述SCL信号和SDA信号输出第二控制信号；开关门电路，与所述串行时钟线SCL、串行数据线SDA、第二比较器连接，用于接收SCL信号、SDA信号以及第二控制信号，并根据所述SCL信号、SDA信号以及第二控制信号生成第三控制信号，锁存器，与所述第一比较器以及所述开关门电路连接，用于接收第一控制信号以及第三控制信号，并根据所述第一控制信号和第三控制信号输出第四控制信号；其中，所述锁存器还与串行数据线SDA连接，用于向所述串行数据线SDA发送第四控制信号，所述第四控制信号用于控制SDA信号保持原状态。

【技术特征摘要】
1.一种用于I2C总线数据传输的锁存电路，其特征在于，包括：第一比较器，与串行时钟线SCL连接，用于接收SCL信号，并根据所述SCL信号输出第一控制信号；第二比较器，与串行时钟线SCL、串行数据线SDA连接，用于接收所述SCL信号和SDA信号，并根据所述SCL信号和SDA信号输出第二控制信号；开关门电路，与所述串行时钟线SCL、串行数据线SDA、第二比较器连接，用于接收SCL信号、SDA信号以及第二控制信号，并根据所述SCL信号、SDA信号以及第二控制信号生成第三控制信号，锁存器，与所述第一比较器以及所述开关门电路连接，用于接收第一控制信号以及第三控制信号，并根据所述第一控制信号和第三控制信号输出第四控制信号；其中，所述锁存器还与串行数据线SDA连接，用于向所述串行数据线SDA发送第四控制信号，所述第四控制信号用于控制SDA信号保持原状态。2.根据权利要求1所述的锁存电路，其特征在于，所述第一比较器包括第一输入端、第二输入端以及第一输出端，其中，所述第一输入端与串行时钟线SCL连接，第二输入端接地，第一输出端与所述锁存器连接。3.根据权利要求2所述的锁存电路，其特征在于，所述第二比较器包括第三输入端、第四输入端以及第二输出端，其中，所述第三输入端与串行时钟线SCL连接，所述第四输入端与串行数据线SDA连接，所述第二输出端与所述锁存器连接。4.根据权利要求3所述的锁存电路，其特征在于，所述锁存器包括第五输入端、第六输...

【专利技术属性】
技术研发人员：张新城，张晓娥，常琳，
申请(专利权)人：昆山龙腾光电有限公司，
类型：新型
国别省市：江苏;32