移位寄存器、栅极驱动电路及平板显示器制造技术

本实用新型专利技术涉及一种移位寄存器、栅极驱动电路及平板显示器，其中移位寄存器多个移位寄存器单元，每个所述移位寄存器单元包括：触发信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第一电容及第二电容。由于移位寄存器采用的开关管及电容数量较少，电路结构简单，不仅利于显示面板的边框窄化设计，还能降低电路成本。此外，由第二开关管和第三开关管组成的放电回路能避免移位寄存器单元输出端的电压跳动，增加电路的稳定性。

【技术实现步骤摘要】

本技术涉及显示
，特别是涉及一种移位寄存器、栅极驱动电路及平板显示器。
技术介绍
随着显示技术的迅速发展，液晶显示器(LiquidCrystalDisplay，LCD)和有机发光二极管(OrganicLight-EmittingDiode，OLED)显示器凭借厚度薄、功耗低、色彩丰富等优点，逐渐成为市场上主流的显示器。其中LCD或OLED显示器在进行显示时，需要对面板中的像素点进行逐行扫描，因此在栅极驱动电路中采用移位寄存器产生扫描信号，并将扫描信号依序施加到各条栅极线上，以实现对各像素点的逐行扫描。在实际电路设计中，通常将驱动电路设置在显示面板的边缘，为了窄化显示面板的边框，需要简化移位寄存器的电路结构，以减小驱动电路的占板面积。然而目前现有的移位寄存器中采用的开关管及电容数量较多，不利于显示面板的边框窄化设计。
技术实现思路
基于此，有必要针对现有技术，提供一种移位寄存器、栅极驱动电路及平板显示器。本技术公开了一种移位寄存器，其包括多个级联的移位寄存器单元，每个所述移位寄存器单元包括：触发信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第一电容及第二电容，其中：所述第一开关管的第一端连接所述第一时钟信号输入端，所述第一开关管的第二端连接所述触发信号输入端，所述第一开关管的第三端连接所述第二开关管的第二端及所述第六开关管的第一端；所述第二开关管的第一端连接所述第二时钟信号输入端，所述第二开关管的第三端连接所述第三开关管的第二端；所述第三开关管的第一端连接所述第四开关管的第二端及所述第七开关管的第一端，所述第三开关管的第三端作为所述移位寄存器单元的输出端连接所述第六开关管的第三端；所述第四开关管的第一端连接所述第一时钟信号输入端，所述第四开关管的第三端用于接入第一电平信号；所述第五开关管分别与所述第三开关管、所述第四开关管、所述第六开关管及所述第七开关管连接；所述第六开关管的第二端连接所述第二时钟信号输入端，所述第七开关管的第二端用于接入所述第二电平信号；所述第一电容连接在所述第六开关管的第一端和所述第六开关管的第三端之间，所述第二电容连接在所述第七开关管的第一端和所述第七开关管的第二端之间。其中，所述第五开关管的第一端连接所述移位寄存器单元的输出端，所述第五开关管的第二端用于接入第二电平信号，所述第五开关管的第三端连接所述第四开关管的第二端及所述第七开关管的第一端。其中，所述第五开关管的第一端连接所述第一开关管的第三端及所述第六开关管的第一端，所述第五开关管的第二端连接所述触发信号输入端，所述第五开关管的第三端连接所述第三开关管的第一端及所述第四开关管的第二端。其中，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管及所述第七开关管为P沟道薄膜晶体管；所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管及所述第七开关管的第一端为栅极，第二端为源极，第三端为漏极；所述第一电平信号为低电平信号，所述第二电平信号为高电平信号。其中，所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管及所述第七开关管为N沟道薄膜晶体管；所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管、所述第六开关管及所述第七开关管的第一端为栅极，第二端为漏极，第三端为源极；所述第一电平信号为高电平信号，所述第二电平信号为低电平信号。其中，所述第一开关管及所述第五开关管为双栅极薄膜晶体管。其中，在同一时刻，所述第一时钟信号输入端及所述第二时钟信号输入端中至多一个接入低电平。本技术还公开了一种栅极驱动电路，所述栅极驱动电路包括上述任一所述移位寄存器。本技术还公开了一种平板显示器，所述平板显示器包括显示面板及上述栅极驱动电路。其中，所述显示面板为液晶显示面板或有机发光二极管显示面板。上述移位寄存器、栅极驱动电路及平板显示器，由于移位寄存器采用的开关管及电容数量较少，电路结构简单，不仅利于显示面板的边框窄化设计，还能降低电路成本。此外，由第二开关管和第三开关管组成的放电回路能避免移位寄存器单元输出端的电压跳动，增加电路的稳定性。附图说明图1为本技术一实施例的移位寄存器的结构示意图；图2为本技术一实施例的移位寄存器单元的结构示意图；图3a为本技术一实施例中移位寄存器单元的电路图；图3b为本技术另一实施例中移位寄存器单元的电路图；图4为本技术一实施例中移位寄存器单元的输入输出信号时序图；图5为本技术一实施例中移位寄存器的输入输出信号时序图；图6为本技术另一实施例中移位寄存器的输入输出信号时序图；图7为本技术一实施例的栅极驱动电路的结构示意图；图8为本技术一实施例的平板显示器的结构示意图。具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似改进，因此本技术不受下面公开的具体实施例的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。请参阅图1，为本技术一实施例提供的移位寄存器的结构示意图。如图1所示，该移位寄存器100中包括多个级联的移位寄存器单元(以下简称SN单元)。例如，该多个SN单元逐级串联，每一级SN单元的输出端连接后一级SN单元的触发信号输入端，即每一级SN单元的输出信号不仅作为扫描信号，还作为后一级SN单元的触发信号，例如第N级SN单元的输出信号SN(N)作为第N+1级SN单元的触发信号。其中，每一级SN单元包括第一时钟信号输入端和第二时钟信号输入端，每相邻两级SN单元的第一时钟信号输入端和第二时钟信号输入端的接法相反。例如，第一级SN单元、第三级SN单元等奇数级SN单元的第一时钟信号输入端接入时钟信号CK，第二时钟信号输入端接入时钟信号CKB。而第二级SN单元、第四级SN单元等偶数级SN单元的第一时钟信号输入端接入时钟信号CKB，第二时钟信号输入端接入时钟信号CK。请一并参阅图2，如图2所示，每个SN单元包括触发信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一开关管M1、第二开关管2、第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7、第一电容C1及第二电容C2，触发信号输入端接入触发信号in，第一时钟信号输入端接入时钟信号CK，第二时钟信号输入端接入时钟信号CKB，其中：第一开关管M1的第一端连接第一时钟信号输入端，第一开关管M1的第二端连接所述触发信号输入端，第一开关管M1的第三端连接第二开关管M2的第二端及第六开关管M6本文档来自技高网...

【技术保护点】
一种移位寄存器，包括多个级联的移位寄存器单元，其特征在于，每个所述移位寄存器单元包括：触发信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第一电容及第二电容，其中：所述第一开关管的第一端连接所述第一时钟信号输入端，所述第一开关管的第二端连接所述触发信号输入端，所述第一开关管的第三端连接所述第二开关管的第二端及所述第六开关管的第一端；所述第二开关管的第一端连接所述第二时钟信号输入端，所述第二开关管的第三端连接所述第三开关管的第二端；所述第三开关管的第一端连接所述第四开关管的第二端及所述第七开关管的第一端，所述第三开关管的第三端作为所述移位寄存器单元的输出端连接所述第六开关管的第三端；所述第四开关管的第一端连接所述第一时钟信号输入端，所述第四开关管的第三端用于接入第一电平信号；所述第五开关管分别与所述第三开关管、所述第四开关管、所述第六开关管及所述第七开关管连接；所述第六开关管的第二端连接所述第二时钟信号输入端，所述第七开关管的第二端用于接入所述第二电平信号；所述第一电容分别与所述第六开关管的第一端和所述第六开关管的第三端连接，所述第二电容分别与所述第七开关管的第一端和所述第七开关管的第二端连接。...

【技术特征摘要】
1.一种移位寄存器，包括多个级联的移位寄存器单元，其特征在于，每个所述移位寄存器单元包括：触发信号输入端、第一时钟信号输入端、第二时钟信号输入端、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第一电容及第二电容，其中：所述第一开关管的第一端连接所述第一时钟信号输入端，所述第一开关管的第二端连接所述触发信号输入端，所述第一开关管的第三端连接所述第二开关管的第二端及所述第六开关管的第一端；所述第二开关管的第一端连接所述第二时钟信号输入端，所述第二开关管的第三端连接所述第三开关管的第二端；所述第三开关管的第一端连接所述第四开关管的第二端及所述第七开关管的第一端，所述第三开关管的第三端作为所述移位寄存器单元的输出端连接所述第六开关管的第三端；所述第四开关管的第一端连接所述第一时钟信号输入端，所述第四开关管的第三端用于接入第一电平信号；所述第五开关管分别与所述第三开关管、所述第四开关管、所述第六开关管及所述第七开关管连接；所述第六开关管的第二端连接所述第二时钟信号输入端，所述第七开关管的第二端用于接入所述第二电平信号；所述第一电容分别与所述第六开关管的第一端和所述第六开关管的第三端连接，所述第二电容分别与所述第七开关管的第一端和所述第七开关管的第二端连接。2.如权利要求1所述移位寄存器，其特征在于，所述第五开关管的第一端连接所述移位寄存器单元的输出端，所述第五开关管的第二端用于接入第二电平信号，所述第五开关管的第三端连接所述第四开关管的第二端及所述第七开关管的第一端。3.如权利要求1所述移位寄存器，其特征在于，所述第五开关管的第一端连接所述第一开关管的第三端及所述第六开关管的第一端，...

【专利技术属性】
技术研发人员：阮伟文，韩西容，吴锦坤，胡君文，谢志生，苏君海，李建华，
申请(专利权)人：信利惠州智能显示有限公司，
类型：新型
国别省市：广东;44