叠层封装微电子组件的分批工艺制造制造技术

技术编号:14655430 阅读:125 留言:0更新日期:2017-02-16 19:37
本发明专利技术涉及叠层封装微电子组件的分批工艺制造,公开了一种微电子组件,所述微电子组件可通过如下方式制备:通过导电块来接合第一子组件和第二子组件,以连接每个子组件的支撑元件上的导电元件。感光材料的图案化层可覆盖在所述支撑元件之一的表面上并且具有开口,所述开口的截面尺寸保持恒定,或随着从该支撑元件的所述表面的高度而单调递增,其中所述块延伸穿过所述开口并且具有由所述开口限定的尺寸。可通过使囊封剂流入所述接合的第一子组件和第二子组件之间的空间中而形成囊封层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及微电子元件的封装,尤其涉及半导体芯片的封装。
技术介绍
微电子元件通常包括半导体材料诸如硅或砷化镓的薄板,该薄板通常被称为裸片或半导体芯片。半导体芯片通常作为单独的预封装的单元提供。在一些单元设计中,将半导体芯片安装到衬底或芯片载体上,该衬底或芯片载体继而安装到电路面板诸如印刷电路板上。有源电路被制作在半导体芯片的第一面(例如正面)中。为了便于电连接至有源电路,芯片在相同的面上设有接合垫。接合垫通常设置成规则的阵列,其或者围绕裸片的边缘设置,或者对于许多存储器装置而言设置在裸片的中心。接合垫通常由大约0.5微米(μm)厚的导电金属诸如铜或铝制成。接合垫可包括单层或多层金属。接合垫的尺寸将随器件类型而有所不同,但其侧边通常测得为数十至数百微米。微电子元件(诸如半导体芯片)通常要求到其他电子部件的许多输入和输出连接。半导体芯片或其他相当的器件的输入和输出触点通常设置成基本上覆盖芯片表面的栅格状图案(俗称为“面积阵列”),或设置成可平行于且相邻于芯片的前表面的每个边缘延伸的或在前表面的中心中延伸的细长行。半导体芯片通常在封装中提供,所述封装促进在制造期间和在将芯片安装在外部衬底(诸如电路板或其他电路面板)上期间处置芯片。例如,将诸多半导体芯片在适于进行表面安装的封装中提供。已提议这种一般类型的众多封装来用于各种应用。最常见的是,这些封装包括在电介质上具有形成为电镀或蚀刻的金属结构的端子的介电元件,俗称为“芯片载体”。这些端子通常通过以下项连接到芯片自身的触点:诸如沿芯片载体自身延伸的薄迹线的特征结构,和在芯片触点与端子或迹线之间延伸的细引线或导线。在表面安装操作中,将封装放置到电路板上,使得封装上的每个端子与电路板上的对应接触垫对准。在端子与接触垫之间提供焊料或其他粘结材料。可通过对组件加热以便使焊料熔化或“回流”或以其他方式使粘结材料活化,来将封装永久性粘结在适当位置。诸多封装包括呈焊料球形式的、通常直径为约0.1mm和约0.8mm(5密耳和30密耳)、附接到封装端子的焊料块。具有从其底部表面凸出的焊料球阵列的封装俗称为球栅阵列或“BGA”封装。其他封装(称为接点栅格阵列或“LGA”封装)通过由焊料形成的薄层或接点固定到衬底。这种类型的封装可以相当紧凑。某些封装(俗称为“芯片级封装”)占据电路板的面积等于或略大于整合在封装中的器件的面积。此有利之处在于其减小组件的整体大小且允许在衬底上的各种器件之间使用短互连,这继而限制器件之间的信号传播时间且因此促进以高速度操作组件。封装式半导体芯片通常以“堆叠式”布置提供,其中例如在电路板上提供一个封装,且在第一封装的顶部上安装另一封装。这些布置可允许多个不同芯片安装在电路板上的单个覆盖面积内,且可通过在封装之间提供短互连来进一步促进高速度操作。通常,这个互连距离仅略大于芯片自身的厚度。为了在芯片封装的堆叠内实现互连,必须在每个封装(最顶部封装除外)的两侧上提供用于机械连接和电连接的结构。例如,这已通过在安装有芯片的衬底的两侧上提供接触垫或接点完成,所述垫通过导电通孔等连接到衬底。堆叠式芯片布置和互连结构的实例提供在美国专利申请公布No.2010/0232129中,该专利的公开内容以引用的方式并入本文。在芯片的任何物理布置方式中,尺寸是重要的考虑因素。随着便携式电子装置的迅速发展,使芯片的物理布置方式更为紧凑这一需要变得越来越强烈。仅以举例的方式,通常称为“智能手机”和平板电脑的便携式装置将移动电话的功能与强大的数据处理器、存储器和辅助装置例如,全球定位系统接收器、电子相机、局域网络连接、以及高分辨率显示器和相关的图像处理芯片集成在一起。此类装置可以提供诸如全互联网连接、包括全分辨率视频在内的娱乐、导航、电子银行服务以及甚至更多的功能,所有这些功能全部存在于一台袖珍型装置中。复杂的便携式装置需要将很多芯片组装进小的空间中。此外,一些芯片具有多个通常被称为“I/O”的输入和输出连接。这些I/O必须与其他芯片的I/O互连。所述互连应当是短的,并且应当具有低阻抗以最小化信号传播延迟。形成所述互连的元件不应显著增大组件的尺寸。类似的需求在例如数据服务器(诸如在互联网搜索引擎中使用的那些)的其他应用中出现。例如,在复杂的芯片之间提供多个短的低阻抗互连的结构可以增大搜索引擎的带宽并降低其电力消耗。尽管已取得进展,仍可作出进一步改进以增强具有堆叠端子的微电子封装结构及用于制备此类封装的工艺。
技术实现思路
根据本专利技术的一个方面,提供了一种微电子组件,其可包括第一支撑元件和第二支撑元件,每个支撑元件具有第一表面,该第一表面面向组件的向外方向,并且每个支撑元件具有第二表面,该第二表面面向组件的向内方向、朝向第一支撑元件和第二支撑元件中的另一者的第二表面。微电子组件可具有以下各项中的至少一者:第一支撑元件的第一表面处的第一端子、或第二支撑元件的第一表面处的第二端子。导电第一元件可设置在第一支撑元件的第二表面处。感光材料的图案化层可覆盖在第一支撑元件的第二表面上,并且具有与第一元件对齐的开口。在一个实例中,每个开口可具有截面尺寸,该截面尺寸保持恒定或随着从第一支撑元件的第二表面的高度而增加。粘结材料的导电块可穿过图案化层的对应开口而与第一元件电耦接并凸出在第一元件上方。每个块可具有截面尺寸,该截面尺寸由块从中凸出的对应开口的截面尺寸限定。微电子元件可安装到第一支撑元件或第二支撑元件之一的第二表面。导电第二元件可设置在第二支撑元件的第二表面处,并可与块电耦接,且可通过块而与第一元件电耦接。囊封层可覆盖在第二支撑元件的第二表面、图案化层的表面上,并且可接触至少一些块,其中所述块延伸穿过囊封层的至少一部分。在具体实例中,所述块可具有球状部分,其中所述块延伸穿过囊封层的所述至少一部分。根据本专利技术的一个方面的堆叠式多芯片微电子组件可包括微电子组件和覆盖在第一支撑元件的第一表面上的微电子封装,其中所述微电子封装具有与微电子组件的第一端子连接的端子。根据本专利技术的具体方面的堆叠式多芯片微电子组件可包括微电子组件,并且具有第二端子而不具有第一端子。第二端子可通过其间的块而与第一元件电耦接。根据本专利技术的一个方面的制造微电子组件的方法可包括将第一子组件和第二子组件接合而形成组件。所述组件可包括第一支撑元件和第二支撑元件,所述第一支撑元件具有面向第一方向的、面朝外的第一表面,而所述第二支撑元件具有面向与第一方向相反的第二方向的、面朝外的第一表面。第一支撑元件在其面朝内的第二表面处可具有导电第一元件,而第二支撑元件在其面朝内的第二表面处可具有导电第二元件,并且可安装至少一个微电子元件,使之覆盖在第一支撑元件和第二支撑元件之一的第二表面上。所述组件还可包括覆盖在第一支撑元件或第二支撑元件之一的第二表面上的感光材料的图案化层,所述图案化层具有开口,其截面尺寸保持恒定或随着从图案化层位于其上的支撑元件的表面的高度而增加。所述组件还可包括粘结材料的块,其从第一元件延伸穿过开口并与第二元件电耦接,所述块具有由开口的截面尺寸限定的截面尺寸。在形成所述组件之后,囊封剂可流入第一子组件和第二子组件之间的空间中,从而形成与块的至少部分的表面接触的囊封层。根据这种方法,所述组件可包括第一支撑元件的第一表面本文档来自技高网
...
<a href="http://www.xjishu.com/zhuanli/59/201580020842.html" title="叠层封装微电子组件的分批工艺制造原文来自X技术">叠层封装微电子组件的分批工艺制造</a>

【技术保护点】
一种微电子组件,包括:第一支撑元件和第二支撑元件,每个支撑元件具有第一表面,所述第一表面面向所述组件的向外方向,并且每个支撑元件具有第二表面,所述第二表面面向所述组件的向内方向、朝向所述第一支撑元件和所述第二支撑元件中的另一者的第二表面,以及以下各项中的至少一者:所述第一支撑元件的所述第一表面处的第一端子,或所述第二支撑元件的所述第一表面处的第二端子;所述第一支撑元件的所述第二表面处的导电第一元件;感光材料的图案化层,所述图案化层覆盖在所述第一支撑元件的所述第二表面上,并且具有与所述第一元件对齐的开口,每个开口所具有的截面尺寸保持恒定,或随着从所述第一支撑元件的所述第二表面的高度而增加;粘结材料的导电块,所述导电块穿过所述图案化层的所述对应开口,而与所述第一元件电耦接并凸出在所述第一元件上方,每个块具有截面尺寸,所述截面尺寸由所述块从中凸出的所述对应开口的截面尺寸限定;微电子元件,所述微电子元件安装到所述第一支撑元件或所述第二支撑元件之一的所述第二表面;所述第二支撑元件的所述第二表面处的导电第二元件,所述第二元件与所述块电耦接,并且通过所述块而与所述第一元件电耦接;以及囊封层,所述囊封层覆盖在所述第二支撑元件的所述第二表面、所述图案化层的表面上,并且接触至少一些所述块,所述块延伸穿过所述囊封层的至少一部分。...

【技术特征摘要】
【国外来华专利技术】2014.03.31 US 14/230,3881.一种微电子组件,包括:第一支撑元件和第二支撑元件,每个支撑元件具有第一表面,所述第一表面面向所述组件的向外方向,并且每个支撑元件具有第二表面,所述第二表面面向所述组件的向内方向、朝向所述第一支撑元件和所述第二支撑元件中的另一者的第二表面,以及以下各项中的至少一者:所述第一支撑元件的所述第一表面处的第一端子,或所述第二支撑元件的所述第一表面处的第二端子;所述第一支撑元件的所述第二表面处的导电第一元件;感光材料的图案化层,所述图案化层覆盖在所述第一支撑元件的所述第二表面上,并且具有与所述第一元件对齐的开口,每个开口所具有的截面尺寸保持恒定,或随着从所述第一支撑元件的所述第二表面的高度而增加;粘结材料的导电块,所述导电块穿过所述图案化层的所述对应开口,而与所述第一元件电耦接并凸出在所述第一元件上方,每个块具有截面尺寸,所述截面尺寸由所述块从中凸出的所述对应开口的截面尺寸限定;微电子元件,所述微电子元件安装到所述第一支撑元件或所述第二支撑元件之一的所述第二表面;所述第二支撑元件的所述第二表面处的导电第二元件,所述第二元件与所述块电耦接,并且通过所述块而与所述第一元件电耦接;以及囊封层,所述囊封层覆盖在所述第二支撑元件的所述第二表面、所述图案化层的表面上,并且接触至少一些所述块,所述块延伸穿过所述囊封层的至少一部分。2.根据权利要求1所述的微电子组件,其中所述组件包括所述第一支撑元件的所述第一表面处的第一端子以及所述第二支撑元件的所述第一表面处的第二端子,所述第一端子通过所述第一元件、所述第二元件和其间的所述块而与所述第二端子电耦接,或所述组件包括以下各项中的一者:所述第一支撑元件的所述第一表面处的第一端子,所述第一端子通过其间的所述块而与所述第二元件电耦接;或所述第二支撑元件的所述第一表面处的第二端子,所述第二端子通过其间的所述块而与所述第一元件电耦接。3.根据权利要求1所述的微电子组件,其中所述块包括球状部分,其中所述块延伸穿过所述囊封层的所述至少一部分。4.根据权利要求2所述的微电子组件,其中所述囊封层形成为与所述图案化层的所述表面相接触,并且与所述第二支撑元件的所述第二表面相接触。5.根据权利要求2所述的微电子组件,其中所述微电子元件具有背离所述第二支撑元件的表面,并且所述囊封层为第一囊封层,所述第一囊封层形成为与以下各项中的至少一者相接触:所述微电子元件的所述表面,或所述微电子元件的所述表面上所形成的第二囊封层。6.根据权利要求5所述的微电子组件,其中所述微电子组件包括在所述微电子元件的所述表面上形成的所述第二囊封层,并且所述第一囊封层形成为与所述第二囊封层相接触。7.一种堆叠式多芯片微电子组件,所述堆叠式多芯片微电子组件包括根据权利要求2所述的微电子组件以及覆盖在所述第一支撑元件的所述第一表面上的微电子封装,所述微电子封装具有与所述微电子组件的所述第一端子连接的端子。8.根据权利要求7所述的堆叠式多芯片微电子组件,其中所述第一端子的最小节距大于所述第一元件的最小节距。9.根据权利要求8所述的堆叠式多芯片微电子组件,其中所述第一端子的所述最小节距与所述第二端子的最小节距相同。10.一种堆叠式多芯片微电子组件,所述堆叠式多芯片微电子组件包括根据权利要求2所述的微电子组件,其中所述微电子组件包括所述第二端子而不包括所述第一端子,并且所述第二端子通过其间的所述块而与所述第一元件电耦接。11.根据权利要求10所述的堆叠式多芯片微电子组件,还包括第二微电子元件和第二囊封层,所述第二微电子元件安...

【专利技术属性】
技术研发人员:B·哈巴I·莫哈梅德王亮
申请(专利权)人:伊文萨思公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1