【技术实现步骤摘要】
相关申请的交叉引用包括说明书、附图和摘要的、于2015年6月28日提交的日本专利申请No.2015-148308的全部公开内容以参见的方式引入本文。
技术介绍
本专利技术涉及一种电子装置,例如配置有两者都包括在SiP(系统级封装)中的LPDDR4(低功耗双倍数据速率4)SDRAM(同步DRAM)及其控制器的电子装置。在PCT国际申请公开No.2011-513845的日语译本中,例如,公开了一种配置有第一存储器装置和第二存储器装置的双通道存储器架构。第一存储器装置使用公共地址总线和第一时钟信号耦合到存储器控制器。第二存储器装置使用公共地址总线和第二时钟信号耦合到存储器控制器。第二时钟信号的极性是第一时钟信号的极性的反转。JEDEC标准JESD209-4包括LPDDR4标准。
技术实现思路
例如,与现有技术LPDDR3不同,LPDDR4采用双通道架构,在该双通道架构中,双通道存储器阵列包括在单一芯片中。在双通道架构中,为一个芯片中的两个通道提供诸如CA(命令地址)信号和CS(芯片选择)信号的控制信号。因此,访问LPDDR4存储器芯片的控制器芯片通常具有两个通道的控制信号输出端子。然而,在这种情况下,待包括在控制器芯片中的端子的数量增加,从而可能引起芯片尺寸和成本增加。当耦合到控制器芯片的存储器芯片的数量较大时,这个问题更为明显。下文中正在描述的本专利技术实施例已经鉴于上述问题作出,并且本专利技术的其它目的和新颖特征将从本说明书及附图的下列描述中变得显而易见。根据实施例的电子装置包括:第一半导体装置,该第一半导体装置具有第一输入端子和第二输入端子;第二半导体装置,该第二半 ...
【技术保护点】
一种电子装置,包括:第一半导体装置,所述第一半导体装置包括第一输入端子和第二输入端子;第二半导体装置,所述第二半导体装置包括第一输出端子和驱动所述第一输出端子的第一驱动器电路;布线衬底,所述第一半导体装置和所述第二半导体装置安装在所述布线衬底上;第一终端电阻器,所述第一终端电阻器端接所述第一输入端子;以及第二终端电阻器,所述第二终端电阻器端接所述第二输入端子,其中,所述第一输入端子和所述第二输入端子通过形成在所述布线衬底上的第一线共同地耦合到所述第一输出端子,并且其中,所述第一终端电阻器和所述第二终端电阻器的复合电阻值等效于所述第一驱动器电路的驱动阻抗。
【技术特征摘要】
2015.07.28 JP 2015-1483081.一种电子装置,包括:第一半导体装置,所述第一半导体装置包括第一输入端子和第二输入端子;第二半导体装置,所述第二半导体装置包括第一输出端子和驱动所述第一输出端子的第一驱动器电路;布线衬底,所述第一半导体装置和所述第二半导体装置安装在所述布线衬底上;第一终端电阻器,所述第一终端电阻器端接所述第一输入端子;以及第二终端电阻器,所述第二终端电阻器端接所述第二输入端子,其中,所述第一输入端子和所述第二输入端子通过形成在所述布线衬底上的第一线共同地耦合到所述第一输出端子,并且其中,所述第一终端电阻器和所述第二终端电阻器的复合电阻值等效于所述第一驱动器电路的驱动阻抗。2.如权利要求1所述的电子装置,其中,所述第一终端电阻器的电阻值等于所述第二终端电阻器的电阻值。3.如权利要求2所述的电子装置,其中,所述第一半导体装置还包括第一存储器阵列和第二存储器阵列,其中,所述第一输入端子接收访问所述第一存储器阵列的访问命令,并且其中,所述第二输入端子接收访问所述第二存储器阵列的访问命令。4.如权利要求3所述的电子装置,其中,所述第一存储器阵列和所述第二存储器阵列形成在第一半导体芯片中,并且其中,所述第一终端电阻器和所述第二终端电阻器形成在所述第一半导体芯片中。5.如权利要求4所述的电子装置,其中,所述第一半导体芯片是LPDDR(低功耗双倍数据速率)存储器芯片,并且其中,所述第一输入端子和所述第二输入端子接收CA(命令地址)信号。6.如权利要求5所述的电子装置,其中,所述第一终端电阻器和所述第二终端电阻器的每个的电阻值是80欧姆。7.如权利要求5所述的电子装置,其中,所述第一半导体装置还包括:第三输入端子,所述第三输入端子接收输入到所述第一存储器阵列的CS(芯片选择)信号,和第四输入端子,所述第四输入端子接收输入到所述第二存储器阵列的CS(芯片选择)信号;以及第三终端电阻器,所述第三终端电阻器端接所述第三输入端子,和第四终端电阻器,所述第四终端电阻器端接所述第四输入端子,其中,所述第二半导体装置还包括:第二输出端子和第三输出端子;以及第二驱动器电路,所述第二驱动器电路驱动所述第二输出端子,和第三驱动器电路,所述第三驱动器电路驱动所述第三输出端子,其中,所述第三输入端子通过形成在所述布线衬底上的第二线耦合到所述第二输出端子,并且其中,所述第四输入端子通过形成在所述布线衬底上的第三线耦合到所述第三输出端子。8.如权利要求7所述的电子装置,其中,所述第三终端电阻器和所述第四终端电阻器的每个具有等于所述第一终端电阻器的电阻值的电阻值,并且其中,所述第二驱动器电路和所述第三驱动器电路的每个具有等效于所述第一驱动器电路的驱动阻抗的驱动阻抗。9.如权利要求2所述的电子装置,其中,所述第一线形成在T形分支的拓扑结构中,在所述T形分支的拓扑结构中,从所述第一输出端子延伸的第一线为T形分支并且耦合到所述第一输入端子和所述第二输入端子,并且其中,在T形分支后的所述线的特征阻抗大于在T形分支前的所述线的特征阻抗。10.一种电子装置,包括:第一半导体装置,所述第一半导体装置包括第一输入端子和第二输入端子;第二半导体装置,所述第二半导体装置包括第一输出端子;布线衬底,所述第一半导体装置和所述第二半导体装置安装在所述布线衬底上;第一终端电阻器,所述第一终端电阻器端接所述第一输入端子;以及第二终端电阻器,所述第二终端电阻器端接所述第二输入端子,其中,所述第一输入端子和所述第二输入端...
【专利技术属性】
技术研发人员:诹访元大,别井隆文,铃木正人,
申请(专利权)人:瑞萨电子株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。