面积高效的多位触发器拓扑制造技术

本发明专利技术涉及面积高效的多位触发器拓扑。本发明专利技术是一种多位触发器寄存器中的内部扫描逻辑的智能连接。此寄存器中的个别位连接于串行扫描链中。在本发明专利技术中，串行链为重用位n上的从锁存器与位n+1上的主锁存器之间的逻辑的连接。此导致减少实施所述多位寄存器所需的晶体管的数目的简化接口(433、414、418)。所需晶体管的数目(每位4个晶体管)的此减少促使所需集成电路面积随之减少，借此降低制造成本。替代地，使用本发明专利技术而节省的面积可用于其它目的。在不增加制造成本的情况下，此可增加对应集成电路的价值。

【技术实现步骤摘要】
优先权的主张本申请案依据35U.S.C.119(e)(1)主张2015年4月15日申请的第62/147,881号美国临时专利申请案的优先权。
本专利技术的
涉及连接于扫描链中的多位触发器。
技术介绍
将多个触发器连接在一起成为形成寄存器的单个多位触发器。在此多位寄存器中，每一位为可独立地读取及写入。在串行扫描链中将多位寄存器中的个别位连接在一起。现有技术仅将位级联在一起且共享共同时钟/扫描产生逻辑。此现有技术提供优于离散独立触发器的一些面积及功率改进(例如，10％)。
技术实现思路
本专利技术为一种多位触发器寄存器中的内部扫描逻辑的智能连接。此寄存器中的个别位连接于串行扫描链中。在本专利技术中，串行链为重用位n上的从锁存器与位n+1上的主锁存器之间的逻辑的连接。此重用减少实施多位寄存器所需的晶体管的数目。所需晶体管的数目的此减少促使所需集成电路面积随之减少，借此降低制造成本。替代地，使用本专利技术而节省的面积可用于其它目的。在不增加制造成本的情况下，此可增加对应集成电路的价值。附图说明图式中说明本专利技术的这些及其它方面，其中：图1说明具有数据及扫描输入的现有技术反相主从触发器的电路；图2说明来自图1的反相主从触发器的示范性4位寄存器的构造；图3说明根据本专利技术的示范性4位寄存器的构造；图4说明根据本专利技术的具有数据及扫描输入的反相主从触发器的电路；图5说明具有数据及扫描输入的现有技术非反相主从触发器的电路；及图6说明根据本专利技术的具有数据及扫描输入的非反相主从触发器的电路。具体实施方式图1说明具有数据及扫描输入的现有技术反相主从触发器100。主从触发器100分为输入/主区段110及从/输出区段130。输入/主区段110包含：输入区段FET111、112、113、114、115、116、117、118、121及121；及主锁存器，其包含时钟控制反相器123及反相器124。从/输出区段130包含：通过门131；从锁存器，其具有时钟控制反相器132及反相器133；及输出区段，其包含反相器134及135。反相器141及142(其提供相应经反相的时钟及扫描信号)不是输入/主区段110或从/输出区段130的部分。取决于输入，输入区段将节点120拉向电源+V或拉向接地。输入区段接收以下信号：作为输入的数据信号；作为扫描输入的Sin信号；正常及经反相的版本的扫描输入控制信号Scan/～Scan；及正常及经反相的时钟信号Clk/～Clk。取决于时钟相位，FET121及122两者皆为导通的或两者皆为切断的。主从触发器100以正常模式或扫描链模式操作。在正常模式中，ScanEnable为非作用的且～ScanEnable为作用中的。FET103及108为使主从触发器100与Sin信号隔离的切断器。如果Data输入信号为作用中的，那么在FET121及122为导通时节点120被拉向+V。如果Data信号为非作用的，那么在FET121及122为导通时节点120被拉向接地。在扫描模式中，ScanEnable为作用中的且～ScanEnable为非作用的。FET101及106为使主从触发器100与数据输入信号隔离的切断器。如果Sin输入信号为作用中的，那么在FET121及122为导通时节点120被拉向+V。如果Sin信号为非作用的，那么在FET121及122为导通时节点120被拉向接地。如所属领域中已知，FET121及122为任选的。通过用到节点120的导体代替FET121及122，图1的电路将正确地操作。所属领域的技术人员应认识到，输入区段中的一些场效应晶体管的连接顺序是无关紧要的。举例来说，在P沟道场效应晶体管111及112的顺序颠倒的情况下，电路将类似地操作。对于场效应晶体管对113及114、115及116以及117及118来说，情况也是如此。由时钟控制反相器123及反相器124组成的主锁存器保存节点120的状态。时钟控制反相器123的时钟控制与FET121及123具有相同意义。因此主锁存器保存预定时钟相位上的Data或Sin中的选定一者的状态。从/输出区段130存储主锁存器的先前状态。以时钟控制反相器123以及FET121及123的相反意义而时钟控制通过门131。在此相反时钟相位上，在由时钟控制反相器132及反相器133组成的锁存器中保存反相器124的输出的状态。由通过门131提供的此隔离使得能够从从锁存器读取触发器100的状态，同时在相同时钟循环期间将另一状态加载入主锁存器。通过在位于反相器135的输出处的Sout输出端子的反相器136的输出处的数据输出端子来读取从锁存器状态。两个反相器141及142提供相应逆信号。反相器141在其输入处接收Clk信号且产生逆信号～Clk。反相器142在其输入处接收ScanEnable信号且产生逆信号～ScanEnable。使用这些正常及逆信号来控制触发器100，如图1及上文描述中所说明。图1中所说明的电路通常以32个FET体现，如表1中所展示：电路元件FET的数目FET111到118、121及12210反相器124、133、134及1358时钟控制反相器123及1328通过门1312反相器141及1424总计32表1触发器(例如触发器100)一般部署在多位群组中，例如32、64、128等等。在现有技术中图1的电路针对每一个实施位重复。反相器141及142提供相同的功能且可在多位之间共享。图2说明四位寄存器的实例。每一位(位0201、位1202、位2203及位3204)由正常主110及正常从130组成。每一正常主110接收位输入。每一正常从130产生位输出。如果在四个位电路之间共享反相器141及142，那么此四位实例所需的总共FET如表2中所展示：电路元件FET的数目FET111到118、121及1224x10＝40反相器124、133、134及1354x8＝32时钟控制反相器123及1324x8＝32通过门1314x2＝8反相器141及1424总计116表2本专利技术探索正常模式与扫描模式之间的输出的差异。在正常模式中，触发器输出通常必须将相对较长的导体驱动到使用电路。如果触发器组用于CPU寄存器堆，那么每一位输出必须将线驱动到可使用寄存器数据的所有功能单元。此一般需要针对每一输出级的大驱动容量。寄存器的大多数其它使用类似地需要针对数据位输出的大驱动容量。对于扫描模式来说，情况并非如此。如所属领域中已知，串行扫描链允许如下受测试电路的测试。在扫描模式中，数据经由串行扫描链加载入受测试电路的寄存器中。在扫描模式中，每一扫描链提供输入、受测试电路的一些数据寄存器与输出之间的串行路径。此布置允许通过在适当数据中扫描而将受测试电路的条件设定成所要状态。一组并行扫描链通常经设计以包含存储关于受测试电路的内部条件的数据的寄存器。在以此方式加载数据之后，受测试电路响应于针对时间间隔的其自身的时钟信号而在正常模式中操作。在此操作时间间隔之后，经由相同扫描链输出受测试电路的内部状态。可将受测试电路的内部状态的此视图与预期内部状态相比较。存储器位的此使用一般使用与正常模式不同的位之间的连接性。不是驱动长数据路径，扫描链通常连接到相同寄存器内的邻近位。此不需要大驱动容量会促使所需的FET本文档来自技高网...

【技术保护点】
一种具有按位可存取的数据且连接于串行扫描链中的多位寄存器，其包括：第一位，其包含正常主及共享从；最后位，其包含共享主及正常从；每一中间位，其位于所述第一位与所述最后位之间，所述每一中间位包含共享主及共享从；每一正常主包含第一对P沟道场效应晶体管，其具有串联连接于电源节点与共同节点之间的源极‑漏极沟道，所述第一对的第一P沟道场效应晶体管具有接收对应位的数据信号的栅极，且所述第一对的第二P沟道场效应晶体管具有接收逆扫描启用信号的栅极，第二对P沟道场效应晶体管，其具有串联连接于所述电源节点与所述共同节点之间的源极‑漏极沟道，所述第二对的第一P沟道场效应晶体管具有从先前位接收扫描输入信号的栅极，且所述第二对的第二P沟道场效应晶体管具有接收扫描启用信号的栅极，第一对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极‑漏极沟道，所述第一对的第一N沟道场效应晶体管具有接收所述对应位的所述数据信号的栅极，且所述第一对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，第二对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极‑漏极沟道，所述第二对的第一N沟道场效应晶体管具有从所述先前位接收所述扫描输入信号的栅极，且所述第二对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，第一反相器，其具有连接到所述共同节点的输入及充当主锁存器输出的输出，及第二反相器，其具有连接到所述第一反相器的所述输出的输入及连接到所述第一反相器的所述输入的输出；每一正常从包含第一反相器，其具有连接到对应位的所述主锁存器输出的输入，及输出，第二反相器，其具有连接到所述第一反相器的所述输出的输入，及输出，第三反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的所述数据输出的输出，及第四反相器，其具有连接到所述第一反相器的所述输出的输入及充当所述对应位的扫描输出的输出；每一共享主具有第一对P沟道场效应晶体管，其具有串联连接于电源节点与共同节点之间的源极‑漏极沟道，所述第一对的第一P沟道场效应晶体管具有接收对应位的数据信号的栅极，且所述第一对的第二P沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，P沟道场效应晶体管，其具有连接于先前位的扫描输出与所述共同节点之间的源极‑漏极沟道，且具有接收所述扫描启用信号的栅极，第一对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极‑漏极沟道，所述第一对的第一N沟道场效应晶体管具有接收所述对应位的所述数据信号的栅极，且所述第一对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，N沟道场效应晶体管，其具有连接于先前位的所述扫描输出与接地之间的源极‑漏极沟道，且具有接收所述逆扫描启用信号的栅极，第一反相器，其具有连接到所述共同节点的输入及充当主锁存器输出的输出，及第二反相器，其具有连接到所述第一反相器的所述输出的输入及连接到所述第一反相器的所述输入的输出；每一共享从包含第一反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的扫描输出的输出，第二反相器，其具有连接到所述第一反相器的所述输出的输入，及输出，及第三反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的所述数据输出的输出；及扫描启用反相器，其连接到所述正常主且每一共享主具有接收扫描启用信号的输入及产生供应到所述正常主及每一共享主的逆扫描启用的输出。...

【技术特征摘要】
2015.04.15 US 62/147,881;2016.04.01 US 15/088,5011.一种具有按位可存取的数据且连接于串行扫描链中的多位寄存器，其包括：第一位，其包含正常主及共享从；最后位，其包含共享主及正常从；每一中间位，其位于所述第一位与所述最后位之间，所述每一中间位包含共享主及共享从；每一正常主包含第一对P沟道场效应晶体管，其具有串联连接于电源节点与共同节点之间的源极-漏极沟道，所述第一对的第一P沟道场效应晶体管具有接收对应位的数据信号的栅极，且所述第一对的第二P沟道场效应晶体管具有接收逆扫描启用信号的栅极，第二对P沟道场效应晶体管，其具有串联连接于所述电源节点与所述共同节点之间的源极-漏极沟道，所述第二对的第一P沟道场效应晶体管具有从先前位接收扫描输入信号的栅极，且所述第二对的第二P沟道场效应晶体管具有接收扫描启用信号的栅极，第一对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极-漏极沟道，所述第一对的第一N沟道场效应晶体管具有接收所述对应位的所述数据信号的栅极，且所述第一对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，第二对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极-漏极沟道，所述第二对的第一N沟道场效应晶体管具有从所述先前位接收所述扫描输入信号的栅极，且所述第二对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，第一反相器，其具有连接到所述共同节点的输入及充当主锁存器输出的输出，及第二反相器，其具有连接到所述第一反相器的所述输出的输入及连接到所述第一反相器的所述输入的输出；每一正常从包含第一反相器，其具有连接到对应位的所述主锁存器输出的输入，及输出，第二反相器，其具有连接到所述第一反相器的所述输出的输入，及输出，第三反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的所述数据输出的输出，及第四反相器，其具有连接到所述第一反相器的所述输出的输入及充当所述对应位的扫描输出的输出；每一共享主具有第一对P沟道场效应晶体管，其具有串联连接于电源节点与共同节点之间的源极-漏极沟道，所述第一对的第一P沟道场效应晶体管具有接收对应位的数据信号的栅极，且所述第一对的第二P沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，P沟道场效应晶体管，其具有连接于先前位的扫描输出与所述共同节点之间的源极-漏极沟道，且具有接收所述扫描启用信号的栅极，第一对N沟道场效应晶体管，其具有串联连接于所述共同节点与接地之间的源极-漏极沟道，所述第一对的第一N沟道场效应晶体管具有接收所述对应位的所述数据信号的栅极，且所述第一对的第二N沟道场效应晶体管具有接收所述逆扫描启用信号的栅极，N沟道场效应晶体管，其具有连接于先前位的所述扫描输出与接地之间的源极-漏极沟道，且具有接收所述逆扫描启用信号的栅极，第一反相器，其具有连接到所述共同节点的输入及充当主锁存器输出的输出，及第二反相器，其具有连接到所述第一反相器的所述输出的输入及连接到所述第一反相器的所述输入的输出；每一共享从包含第一反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的扫描输出的输出，第二反相器，其具有连接到所述第一反相器的所述输出的输入，及输出，及第三反相器，其具有连接到对应位的所述主锁存器输出的输入及充当所述对应位的所述数据输出的输出；及扫描启用反相器，其连接到所述正常主且每一共享主具有接收扫描启用信号的输入及产生供应到所述正常主及每一共享主的逆扫描启用的输出。2.根据权利要求1所述的多位寄存器，其中：每一正常主进一步包含时钟P沟道场效应晶体管，其具有在所述第一对P沟道场效应晶体管及所述第二对P沟道场效应晶体管的所述源极-漏极沟道与所述共同节点之间形成连接的源极-漏极沟道，以及接收时钟信号的栅极；时钟N沟道场效应晶体管，其具有在所述第三对N沟道场效应晶体管及所述第二对P沟道场效应晶体管的所述源极-漏极沟道与所述共同节点之间形成连接的源极-漏极沟道，以及接收逆时钟信号的栅极；且所述多位寄存器进一步包括时钟信号反相器，其具有接收时钟信号的输入及连接到产生所述逆时钟信号的所述时钟N沟道场效应晶体管的所述栅极的输出。3.根据权利要求1所述的多位寄存器，其中：所述正常主的所述第二反相器包括时钟控制反相器，其接收时钟信号及逆时钟信号；且其中所述多位寄存器进一步包括时钟信号反相器，其具有接收时钟信号的输入及连接到产生所述逆时钟信号的所述正常主的所述第二反相器的输出。4.根据权利要求1所述的多位寄存器，其中：每一共享主进一步包含时钟P沟道场效应晶体管，其具有在所述第一对P沟道场效应晶体管及所述第二对P沟道场效应晶体管的所述源极-漏极沟道与所述共同节点之间形成连接的源极-漏极沟道，以及接收时钟信号的栅极；时钟N沟道场效应晶体管，其具有在所述第三对N沟道场效应晶体管及所述第二对P沟道场效应晶体管的所述源极-漏极沟道与所述共同节点之间形成连接的源极-漏极沟道，以及接收逆时钟信号的栅极；且所述多位寄存器进一步包括时钟信号反相器，其具有接收时钟信号的输入及连接到产生所述逆时钟信号的所述时钟N沟道场效应晶体管的所述栅极的输出。5.根据权利要求1所述的多位寄存器，其中：每一共享主的所述第二反相器包括时钟控制反相器，其接收时钟信号及逆时钟信号；且其中所述多位寄存器进一步包括时钟信号反相器，其具有接收时钟信号的输入及连接到产生所述逆时钟信号的每一共享主的所述第二反相器的输出。6.根据权利要求1所述的多位寄存器，其中：所述正常从进一步包括通过门，其充当所述主锁存器输出与所述第一反相器的所述输入之间的连接；且其中所述多位寄存器进一步包括时钟信号反相器，其具有接收所述时钟信号的输入及连接到产生所述逆时钟信号的所述正常从的所述通过门的输出。7.根据权利要求1所述的多位寄存器，其中：所述正常从进一步包括时钟控制反相器，其充当所述主锁存器输出与所述第一反相器的所述输入之间的连接；且其中所述多位寄存器进一步包括时钟信号反相器，其具有接收所述时钟信号的输入及连接到产生所述逆时钟信号的所述正常从的所述时钟控制反相器的输出。8.根据权利要求1所述的多位寄存器，其中：所述正常从的所述第二反相器包括时钟控制反相器，其接收时钟信号及逆时钟信号；且其中所述多位寄存器进一步包括时钟信号反相器，其具有接收时钟信号的输入及连接到产生所述逆时钟信号的每一共享主的所述第二...

【专利技术属性】
技术研发人员：安东尼·马丁·希尔，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US