半导体器件制造技术

技术编号:14646491 阅读:155 留言:0更新日期:2017-02-16 03:17
本发明专利技术涉及一种半导体器件。提高了半导体器件的性能。发射极电极通过形成在层间绝缘膜上的接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上,布置在线状空穴集电极单元区中的接触凹槽比接触凹槽短。

【技术实现步骤摘要】
相关申请的交叉引用包括说明书、附图和摘要的、于2015年7月30日提交的日本专利申请No.2015-151267的公开的全部内容以引用方式并入本文中。
本专利技术涉及半导体器件并且能正确用于例如包括在与沟槽栅极正交的方向上的有源单元和无源单元的诸如注入增强型(IE)沟槽栅极绝缘栅双极晶体管(IGBT)的功率半导体器件。
技术介绍
例如,日本未审专利申请公开No.2013-140885公开了一种IE沟槽栅极IGBT,在该IE沟槽栅极IGBT中,单元形成区基本上包括具有线性有源单元区的第一线性单位单元区、具有线状空穴集电极单元区(linearholecollectorcellregion)的第二线性单位单元区以及在这些区域之中的线性无源单元区。
技术实现思路
例如,在日本未审专利申请公开No.2013-140885中描述的IE沟槽栅极IGBT中,线状空穴集电极单元区两侧的沟槽栅电极耦合到发射极电极。因此,有源单元的减薄率保持正确范围,以在避免栅极电容增大的同时,充分得到IE效果,从而实现单元缩小。然而,不同于替代线状空穴集电极单元区而具有线性有源单元区的IE沟槽栅极IGBT,提供线状空穴集电极单元区减小了积累的载流子浓度。遗憾的是,这样会增大导通电压并且使性能劣化。根据说明书的描述和附图,其他问题和新颖特征将变得清楚。根据实施例的一种半导体器件被配置为,使得发射极电极通过形成在层间绝缘膜上的第一接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过第二接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上,布置在线状空穴集电极单元区中的第二接触凹槽比第一接触凹槽短。可根据实施例来提高半导体器件的性能。附图说明图1是示出根据实施例的半导体器件中的半导体芯片的主要部分的平面图;图2是示出根据实施例的半导体芯片的主要部分,也就是说,半导体芯片的有源部分的放大平面图;图3是示出沿着图2的A-A线截取的主要部分的剖视图;图4是示出沿着图2的B-B线截取的主要部分的剖视图;图5是示出沿着图2的C-C线截取的主要部分的剖视图;图6是示出沿着图2的D-D线截取的主要部分的剖视图;图7是示出沿着图2的E-E线截取的主要部分的剖视图;图8是用于说明实施例的效果的主要部分剖视图;图9是示出根据实施例的半导体器件的部分(线性有源单元区)的等效电路图;图10是示出图2的变形例的平面图;图11是沿着图10的C'-C'线截取的主要部分剖视图;以及图12是示出图3的变形例的主要部分剖视图。具体实施方式下面描述的实施例可被可选地划分成多个部分或实施例,这多个部分或实施例相互相关,除非另外指出。例如,一个部分或实施例可以是其他部分或实施例中的至少一些的变形例、详细描述、或补充说明。在下面的实施例中,元件的数字(例如,元件的数量、数值、量、和范围)不限于特定数字,除非另外指出或在理论上限于明确的特定数量。因此,元件的数量可等于或小于或大于特定数量。无须说,下面实施例的构成元件(包括元素步骤)不总是必要的,除非另外指出或原理上明确需要。此外,无须说,“包括A”、“由A制成”、“具有A”和“包含A”并没有排除其他元素,除非指出只有A。类似地,在下面的实施例中,构成元件的形状或位置关系基本上包括接近或类似的形状,除非另外指出或者清楚地相互区分开。还类似地定义数值和范围。下面实施例中使用的附图可带阴影,以提高平面图上的可视性。在下面实施例的所有附图中,具有相同功能的构成元件基本上是用相同参考标号指示的并且省略对其的重复说明。以下,将按照附图具体描述本实施例。(实施例)<<IE沟槽栅极IGBT的结构>>参照图1至图7,以下将描述包括根据本实施例的IE沟槽栅极IGBT的半导体器件。图1是示出根据本实施例的形成IE沟槽栅极IGBT的半导体芯片的主要部分的平面图。图2是示出根据本实施例的半导体芯片的主要部分,也就是说,半导体芯片的有源部分的放大平面图。图3至图7是示出根据本实施例的IE沟槽栅极IGBT的主要部分的剖视图。图3是示出沿着图2的A-A线截取的主要部分的剖视图。图4是示出沿着图2的B-B线截取的主要部分的剖视图。图5是示出沿着图2的C-C线截取的主要部分的剖视图。图6是示出沿着图2的D-D线截取的主要部分的剖视图。图7是示出沿着图2的E-E线截取的主要部分的剖视图。根据本实施例的IE沟槽栅极IGBT具有例如大约600V的耐压。如图1中所示,环形保护环GR设置在半导体芯片SC的外边缘的顶表面上,并且若干(至少一个)环状场板FP设置在环状保护环GR内部,以便耦合到环状浮置场环等。保护环GR和场板FP均包括主要由例如铝构成的金属膜。单元形成区CR设置在环状场板FP的内部和半导体芯片SC的有源部分的主要部分上,发射极电极EE设置在半导体芯片SC的有源部分的顶表面上,以靠近半导体芯片SC的外边缘延伸。发射极电极EE包括主要由例如铝构成的金属膜。发射极电极EE的中心部分用作用于耦合(例如,键合)布线的发射极焊盘EP。栅极布线GL布置在发射极电极EE和场板FP之间并且耦合到栅电极GE。栅极布线GL围绕发射极电极EE布置。栅极布线GL和栅电极GE均包括主要由例如铝构成的金属膜。栅电极GE的中心部分用作用于耦合(例如,键合)布线的栅极焊盘GP。如图2中所示,在单元形成区CR中,线性单位单元区LC周期性布置在x方向上。线性单位单元区LC包括第一线性单位单元区LC1和第二线性单位单元区LC2。在本实施例中,第一线性单位单元区LC1的宽度W1和第二线性单位单元区LC2的宽度W2彼此相同或基本上相等。第一线性单位单元区LC1和第二线性单位单元区LC2在例如图1的y方向上从单元形成区CR的顶侧连续延伸到底侧。第一线性单位单元区LC1和第二线性单位单元区LC2可沿着图1的x方向从单元形成区CR的左侧连续延伸到右侧。第一线性单位单元区LC1包括中心线性有源单元区LCa和包围线性有源单元区LCa的一对半宽线性无源单元区LCi。与栅电极(图1中的栅电极GE)电耦合的第一线性沟槽栅电极(栅电极)TG1或第二线性沟槽栅电极(栅电极)TG2设置在线性有源单元区LCa和线性无源单元区LCi之间。第二线性单位单元区LC2包括中心线状空穴集电极单元区LCc和包围线状空穴集电极单元区LCc的一对半宽线性无源单元区LCi。与发射极电极EE电耦合的第三线性沟槽栅电极(栅电极)TG3或第四线性沟槽栅电极(栅电极)TG4设置在线状空穴集电极单元区LCc和线性无源单元区LCi之间。第一线性沟槽栅电极(栅电极)TG1、第二线性沟槽栅电极(栅电极)TG2、第三线性沟槽栅电极(栅电极)TG3、和第四线性沟槽栅电极(栅电极)TG4在x方向上的宽度相等。线性有源单元区LCa的宽度Wa和线状空穴集电极单元区LCc的宽度Wc小于线性无源单元区LCi的宽度Wi。根据本实施例的IE沟槽栅极IGBT是所谓的“窄有源单元单位单元”。此外,线性有源单元区LCa或线状空穴集电极单元区LCc和线性无源单元区LCi被交替布置成包括线性单位单元区LC。根据本实施例的IE沟槽栅极IGBT是所谓的“交替布置”。第一线性单位单元区LC1和第二线性单位单元区LC2之间的边界位于插入线性有源单元区LCa和本文档来自技高网...
半导体器件

【技术保护点】
一种半导体器件,所述半导体器件包括:半导体衬底,所述半导体衬底具有第一主表面和与所述第一主表面相反的第二主表面;第一电极,所述第一电极形成在所述第二主表面上方;第一半导体区,所述第一半导体区形成为具有第一导电类型、接触所述第一电极,且靠近所述半导体衬底的所述第二主表面;第二半导体区,所述第二半导体区形成为具有不同于所述第一导电类型的第二导电类型,且在所述第一半导体区上方;第一栅电极和第二栅电极,所述第一栅电极和所述第二栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一主表面的第一方向延伸;第三半导体区,所述第三半导体区被形成为具有所述第一导电类型,且在所述第一栅电极和所述第二栅电极之间;第四半导体区,所述第四半导体区被形成为具有所述第二导电类型,且在所述第三半导体区上方;第三栅电极和第四栅电极,所述第三栅电极和所述第四栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一方向延伸;第五半导体区,所述第五半导体区被形成为具有所述第一导电类型,且在所述第三栅电极和所述第四栅电极之间,并且沿着所述第一方向延伸;层间绝缘膜,所述层间绝缘膜覆盖所述第一主表面;以及第二电极,所述第二电极形成在所述层间绝缘膜上方、通过形成在所述层间绝缘膜上方的第一接触凹槽耦合到所述第三半导体区和所述第四半导体区,并且通过形成在所述层间绝缘膜上方的多个第二接触凹槽耦合到所述第五半导体区。...

【技术特征摘要】
2015.07.30 JP 2015-1512671.一种半导体器件,所述半导体器件包括:半导体衬底,所述半导体衬底具有第一主表面和与所述第一主表面相反的第二主表面;第一电极,所述第一电极形成在所述第二主表面上方;第一半导体区,所述第一半导体区形成为具有第一导电类型、接触所述第一电极,且靠近所述半导体衬底的所述第二主表面;第二半导体区,所述第二半导体区形成为具有不同于所述第一导电类型的第二导电类型,且在所述第一半导体区上方;第一栅电极和第二栅电极,所述第一栅电极和所述第二栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一主表面的第一方向延伸;第三半导体区,所述第三半导体区被形成为具有所述第一导电类型,且在所述第一栅电极和所述第二栅电极之间;第四半导体区,所述第四半导体区被形成为具有所述第二导电类型,且在所述第三半导体区上方;第三栅电极和第四栅电极,所述第三栅电极和所述第四栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一方向延伸;第五半导体区,所述第五半导体区被形成为具有所述第一导电类型,且在所述第三栅电极和所述第四栅电极之间,并且沿着所述第一方向延伸;层间绝缘膜,所述层间绝缘膜覆盖所述第一主表面;以及第二电极,所述第二电极形成在所述层间绝缘膜上方、通过形成在所述层间绝缘膜上方的第一接触凹槽耦合到所述第三半导体区和所述第四半导体区,并且通过形成在所述层间绝缘膜上方的多个第二接触凹槽耦合到所述第五半导体区。2.根据权利要求1所述的半导体器件,其中,在所述第一方向上,所述第二接触凹槽比所述第一接触凹槽短。3.根据权利要求1所述的半导体器件,还包括第一耦合部分和第二耦合部分,所述第一耦合部分和所述第二耦合部分耦合所述第三栅电极和所述第四栅电极并且在所述第一方向上彼此靠近地布置,其中,所述第二接触凹槽布置在所述第一耦合部分和所述第二耦合部分之间。4.根据权利要求1所述的半导体器件,其中,所述第三半导体区连续地在所述第一方向上延伸,其中,所述第四半导体区在所述第一方向上分隔开,以及其中,布置在相邻的第四半导体区之间的所述第三半导体区通过所述第一接触凹槽耦合到所述第二电极。5.根据权利要求4所述的半导体器件,其中,所述第一接触凹槽在所述第一方向上跨过所述相邻的第四半导体区延伸。6.根据权利要求1所述的半导体器件,其中,所述第三栅电极与所述第二栅电极相邻,以及其中,所述半导体器件还包括第六半导体区,所述第六半导体区被布置成具有所述第一导电类型,且在所述第二栅电极和所述第三栅电极之间,以便比所述第二栅电极和所述第三栅电极深。7.根据权利要求1所述的半导体器件,其中,所述第三栅电极和所述第四栅电极耦合到所述第二电极。8.根据权利要求1所述的半导体器件,其中,所述第三栅电极和所述第...

【专利技术属性】
技术研发人员:松浦仁
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1