具有多个间隔件的栅极结构及其制造方法技术

提供了一种半导体结构及其形成方法。半导体结构包括衬底和形成在衬底上方的浮置栅极结构。半导体结构还包括形成在浮置栅极结构上方的介电结构和形成在介电结构上方的控制栅极结构。半导体结构还包括形成在控制栅极结构的侧壁的下部上方的第一间隔件；以及形成在控制栅极结构的侧壁的上部上方的上部间隔件。此外，控制栅极结构的一部分与上部间隔件直接接触。本发明专利技术实施例涉及具有多个间隔件的栅极结构及其制造方法。

【技术实现步骤摘要】

本专利技术实施例涉及具有多个间隔件的栅极结构及其制造方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。然而，虽然现有的半导体制造工艺通常已经满足于它们的预期目的，但是随着器件按比例缩小的继续，它们并非在各个方面都尽如人意。
技术实现思路
根据本专利技术的一些实施例，提供了一种半导体结构，包括：衬底；浮置栅极结构，形成在所述衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁的下部上方；以及上部间隔件，形成在所述控制栅极结构的侧壁的上部上方，其中，所述控制栅极结构的一部分与所述上部间隔件直接接触。根据本专利技术的另一些实施例，还提供了一种半导体结构，包括：浮置栅极结构，形成在衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁上方；第二间隔件，形成在所述浮置栅极结构的侧壁上方；下部间隔件，形成在所述第二间隔件上方；以及上部间隔件，形成在所述第一间隔件上方并且延伸至所述控制栅极结构上方，其中，所述上部间隔件与所述控制栅极结构直接接触。根据本专利技术的又一些实施例，还提供了一种用于形成半导体结构的方法，包括：在衬底上方形成浮置栅极结构；在所述浮置栅极结构上方形成介电结构；在所述介电结构上方形成控制栅极结构；在所述浮置栅极结构的第一侧处形成字线结构；在所述浮置栅极结构的第二侧处形成擦除栅极结构；在邻近所述浮置栅极结构的第二侧处的所述擦除栅极结构中形成沟槽；在所述沟槽的侧壁的下部处形成下部间隔件；以及在所述下部间隔件上方并且在所述沟槽的侧壁的上部处形成上部间隔件。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。图1A至图1P是根据一些实施例的形成半导体结构的各个阶段的截面图示。图2是根据一些实施例的在图1P中示出的半导体结构的布局图示。图3是根据一些实施例的沿着图2中示出的线B-B’所示出的半导体结构的截面图示。图4A至图4B是根据一些实施例的形成半导体结构的各个阶段的截面图示。具体实施例以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述多个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。提供了半导体结构及其制造方法的实施例。半导体结构包括浮置栅极结构，以及形成在浮置栅极结构上方的控制栅极结构。虽然间隔件形成在浮置栅极结构和控制栅极结构的侧壁上，但是可以在连续的工艺期间去除间隔件的一些部分。因此，形成额外的间隔件以保护浮置栅极结构和控制栅极结构，从而防止电泄漏。图1A至图1P是根据一些实施例的形成半导体结构100的各个阶段的截面图示。如图1A所示，根据一些实施例，接收衬底102。衬底102可以是半导体晶圆，诸如硅晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是，但不限于，晶体硅，多晶硅，非晶硅，锗，和/或金刚石。化合物半导体材料的实例可以是，但不限于，碳化硅，砷化镓，磷化镓，磷化铟，砷化铟，和/或锑化铟。合金半导体材料的实例可以是，但不限于，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP。此外，衬底102可以包括诸如掺杂区、层间介电(ILD)层、导电部件和/或隔离结构的结构。此外，衬底102可以进一步包括将被图案化的单个或多个材料层。例如，材料层可以包括硅层、介电层和/或掺杂的多晶硅层。根据一些实施例，在衬底102上方形成介电层104。在一些实施例中，介电层104由高k介电材料制成，高k介电材料诸如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐或者金属的氮氧化物。高k介电材料的实例包括，但不限于，氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氧化锆、氧化钛、氧化铝、和二氧化铪-氧化铝(HfO2-Al2O3)合金。在一些实施例中，通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、或诸如炉沉积的热处理来形成介电层104。如图1A所示，根据一些实施例，在介电层104上方形成浮置栅极层106。在一些实施例中，浮置栅极层106由多晶硅制成。可以由沉积工艺形成浮置栅极层106。在一些实施例中，通过炉沉积、CVD、PVD、ALD、HDPCVD、MOCVD或PECVD来沉积浮置栅极层106。如图1B所示，根据一些实施例，在形成浮置栅极层106之后，在浮置栅极层106上方形成介电层108。在一些实施例中，介电层108包括多个层，诸如氧化物层、在氧化物层上方形成的氮化物层以及在氮化物层上方形成的另一层氧化物层。可以通过CVD形成介电层108，但是其他可应用的沉积工艺可以可选地或额外地使用。接下来，如图1B所示，根据一些实施例，在介电层108上方形成控制栅极层110。在一些实施例中，控制栅极层110是由多晶硅制成的。可以由沉积工艺形成控制栅极层110。在一些实施例中，通过炉沉积、CVD、PVD、ALD、HDPCVD、MOCVD或PECVD来沉积控制栅极层110。如图1B所示，根据一些实施例，在形成控制栅极层110之后，在控制栅极层110上方形成覆盖层112。在一些实施例中，覆盖层112包括氮化物层114和在氮化物层上方形成的氧化物层116。可以通过CVD形成覆盖层112，但是其他可应用的沉积工艺可以可选地或额外地使用。之后，如图1C所示，根据一些实施例，图案化覆盖层112、控制栅极层110、和介电层108以形成控制栅极结构110’、形成在控制栅极结构110’上方的覆盖结构112’和形成在控制栅极结构110’下方的介本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底；浮置栅极结构，形成在所述衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁的下部上方；以及上部间隔件，形成在所述控制栅极结构的侧壁的上部上方，其中，所述控制栅极结构的一部分与所述上部间隔件直接接触。

【技术特征摘要】
2015.07.31 US 14/815,3861.一种半导体结构，包括：衬底；浮置栅极结构，形成在所述衬底上方；介电结构，形成在所述浮置栅极结构上方；控制栅极结构，形成在所述介电结构上方；第一间隔件，形成在所述控制栅极结构的侧壁的下部上方；以及上部间隔件，形成在所述控制栅极结构的侧壁的上部上方，其中，所述控制栅极结构的一部分与所述上部间隔件直接接触。2.根据权利要求1所述的半导体结构，其中，所述上部间隔件的一部分与所述第一间隔件重叠。3.根据权利要求1所述的半导体结构，还包括：第二间隔件，形成在所述第一间隔件上方以及所述浮置栅极结构的侧壁上方。4.根据权利要求3所述的半导体结构，还包括：下部间隔件，形成在所述第二间隔件上方以及所述第一间隔件的下部上方。5.根据权利要求4所述的半导体结构，其中，所述下部间隔件的一部分与所述浮置栅极结构直接接触。6.根据权利要求4所述的半导体结构，还包括：共用源极区，形成为邻近所述衬底中的所述下部间隔件；以及接触件，形成在所述共用源极区上方。7.根据权利要求6...

【专利技术属性】
技术研发人员：盘家铭，庄强名，何珮绮，谢炳邦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71