埋入式导电配线的制作方法技术

一种埋入式导电配线的制作方法，包括下列步骤：提供一基板；于基板的上表面形成第一凹槽区域；于基板的上表面形成导电层，导电层包括一导电图案，导电图案填入第一凹槽区域内并且凸出于基板的上表面，导电图案的侧壁形成一第二凹槽区域，第二凹槽区域内具有导电层的部分厚度；于导电层上形成第一牺牲图案，第一牺牲图案填入第二凹槽区域内并且凸出于导电图案的上表面，第一牺牲图案的侧壁形成一第三凹槽区域，第三凹槽区域暴露导电图案；将导电层进行电镀处理，使导电图案增厚；移除第一牺牲图案及第二凹槽区域内的导电层。

【技术实现步骤摘要】

本专利技术系有关于一种导电配线的制作方法，尤指一种厚膜导电配线的制作方法。
技术介绍
近年随电子技术的进展，供搭载诸如半导体组件、集成电路、电子零件等之用的配线基板，除小型化(Miniaturization)之外，也朝高积体化、高输出化及高速化急速进展。尤其，上述的配线基板的制作过程也朝金属配线细微化开发。例如，当在基板上形成诸如铜等金属配线之际，一般可以采用溅镀成膜与电解电镀等制程。当以习知技术在基板上制作厚膜金属配线时，因金属配线的厚度会影响蚀刻能力，往往因蚀刻不洁影响产品制作良率，甚至无法制作出预期铜厚、配线间距的产品。
技术实现思路
本专利技术实施例在于提供一种厚膜导电配线的制作方法。本专利技术其中一实施例所提供的一种埋入式导电配线的制作方法。包括下列步骤。首先，提供一基板。接着，将基板进行图案化处理，以于基板的上表面形成一第一凹槽区域。然后，于基板的上表面形成一导电层，其中，导电层包括一导电图案，导电图案至少填入第一凹槽区域内，导电图案在厚度方向上凸出于基板的上表面，导电图案的侧壁形成一第二凹槽区域，且第二凹槽区域内具有导电层的部分厚度。接着，于导电层上形成一第一牺牲图案，其中，第一牺牲图案至少填入第二凹槽区域内，第一牺牲图案在厚度方向上凸出于导电图案的上表面，第一牺牲图案的侧壁形成一第三凹槽区域，且第三凹槽区域暴露一部分的导电图案。然后，将导电层进行电镀处理，使第三凹槽区域所暴露的导电图案增厚。最后，移除第一牺牲图案，并且，移除第二凹槽区域内的导电层。通过本专利技术实施例所提供的埋入式导电配线的制作方法，可不受限于蚀刻能力而制作出配线密度高、配线宽度窄的厚膜导电配线。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1A至图1J示出本专利技术一实施例的埋入式导电配线的制作方法的步骤流程。图2为本专利技术另一实施例的埋入式导电配线的制作方法的步骤流程图。附图标记说明1基板101基板的上表面2第一凹槽区域3”初始导电层3、3’导电层31、31’导电图案301、301’上表面4、4’第二凹槽区域5第一牺牲图案501上表面6第三凹槽区域7第二牺牲图案8蚀刻阻挡层H1、H2厚度H3高度S1～S7步骤具体实施方式请参阅图1A至图1J，图1A至图1J为本专利技术一实施例的具有埋入式导电配线的基板在制作过程中的侧视示意图，并且，图1A至图1J示出本专利技术一实施例的埋入式导电配线的制作方法的步骤流程。请参考图1A，首先，提供一个基板1。基板1的种类可依据实际需求而选择。例如，当所述导电配线的制作方法是应用于半导体领域中，基板1可为含硅的半导体晶圆；在其它应用上，基板1可以是线路基板，而基板1的材料可以是聚碳酸酯(polycarbonate，PC)、聚碳酸酯与丙烯腈-丁二烯-苯乙烯共聚物(AcrylonitrileButadieneStyrene，ABS)或含有玻璃纤维的材料。基板1也可以是玻璃基板。接着，请参考图1B，将基板1进行图案化处理，以于基板1的上表面101形成第一凹槽区域2。关于将基板1进行图案化处理的步骤的实施方式，可用激光烧蚀基板1，以于基板1的上表面101开槽。如图1B所示，第一凹槽区域2具有一预定深度。接着，请参考图1C，为了于基板1的上表面101形成导电层3(图1D)，可先整面性地形成初始导电层3”于基板1的上表面101，其中，初始导电层3”是填满第一凹槽区域2。形成初始导电层3”的方式可采用例如印刷导电膏、喷涂(Spraycoating)、无电镀法(electrolessplating)或溅镀法(Sputtering)等常见的导电材料涂布制程。然后，将初始导电层3”进行图案化处理，使初始导电层3”形成导电层3于基板1的上表面101。关于将初始导电层3”进行图案化处理的步骤的实施方式，可对初始导电层3”进行第一次的蚀刻处理。蚀刻处理可以采湿式蚀刻的方式。详细而言，参图1D，可先于初始导电层3”上形成牺牲图案，例如图1D所示的第二牺牲图案7。第二牺牲图案7可使用干墨，而形成第二牺牲图案7的方式例如包括曝光及显影等程序。其次，通过第二牺牲图案7蚀刻初始导电层3”，也就是说，针对初始导电层3”没有被第二牺牲图案7覆盖而裸露出来的部分进行蚀刻(例如，进行咬铜处理)，以图案化初始导电层3”。在上述蚀刻初始导电层3”的程序中，裸露出来的初始导电层3”仅有一部分的厚度被蚀刻。最后，再移除第二牺牲图案7，如图1E所示。综上，导电层3可形成于基板1的上表面101。可参考图1E，导电层3包括导电图案31，导电图案31是至少填入基板1的第一凹槽区域2内，并且，导电图案31在厚度方向上是凸出于基板1的上表面101。亦即，导电图案31的上表面301与基板1的上表面101两者之间在厚度方向上具有一预定距离。此外，导电图案31的侧壁形成第二凹槽区域4，第二凹槽区域4内具有导电层3的部分厚度H2。形成于基板1的上表面101的导电层3，可经由第二凹槽区域4内的厚度H2而全面导通，以利后续的电镀处理。值得一提的是，如图1C中所示的初始导电层3”的厚度H1(即，初始导电层3”的上表面至基板1的上表面101的垂直距离)可依据第一凹槽区域2的间距、导电配线的预期线距及导电配线的预期线宽而做调整，以利于上述蚀刻初始导电层3”的实施。于本专利技术另一未绘示的实施例中，关于将初始导电层3”进行图案化处理的步骤的实施方式，所述蚀刻处理可以采干式蚀刻，以激光烧蚀初始导电层3”。具体而言，可依据实际需求，例如依据初始导电层3”的材质、初始导电层3”的厚度H1或者导电层3于第二凹槽区域4内的残留厚度H2等，对激光能量与激光的扫描时间做调整，以避免激光烧蚀过量而使所述第二凹槽区域4暴露出基板1的上表面101，或避免激光能量不足而使所述第二凹槽区域4未达到预期的深度。需要说明的是，如图1E所示，本具体实施例中，导电图案31是对应于基板1的第一凹槽区域2，进一步而言，导电图案31的侧壁可紧邻第一凹槽区域2的侧壁。接着，请参考图1F，于导电层3上形成第一牺牲图案5，第一牺牲图案5是至少填入第二凹槽区域4内，并且，第一牺牲图案5在厚度方向<本文档来自技高网...

【技术保护点】
一种埋入式导电配线的制作方法，其特征在于，包括：提供一基板；将所述基板进行图案化处理，以于所述基板的上表面形成一第一凹槽区域；于所述基板的上表面形成一导电层，其中，所述导电层包括一导电图案，所述导电图案至少填入所述第一凹槽区域内，所述导电图案在厚度方向上凸出于所述基板的上表面，所述导电图案的侧壁形成一第二凹槽区域，且所述第二凹槽区域内具有所述导电层的部分厚度；于所述导电层上形成一第一牺牲图案，其中，所述第一牺牲图案至少填入所述第二凹槽区域内，所述第一牺牲图案在厚度方向上凸出于所述导电图案的上表面，所述第一牺牲图案的侧壁形成一第三凹槽区域，且所述第三凹槽区域暴露一部分的所述导电图案；将所述导电层进行电镀处理，使所述第三凹槽区域所暴露的所述导电图案增厚；移除所述第一牺牲图案；以及移除所述第二凹槽区域内的所述导电层。

【技术特征摘要】
1.一种埋入式导电配线的制作方法，其特征在于，包括：
提供一基板；
将所述基板进行图案化处理，以于所述基板的上表面形成一第
一凹槽区域；
于所述基板的上表面形成一导电层，其中，所述导电层包括一
导电图案，所述导电图案至少填入所述第一凹槽区域内，所述导电
图案在厚度方向上凸出于所述基板的上表面，所述导电图案的侧壁
形成一第二凹槽区域，且所述第二凹槽区域内具有所述导电层的部
分厚度；
于所述导电层上形成一第一牺牲图案，其中，所述第一牺牲图
案至少填入所述第二凹槽区域内，所述第一牺牲图案在厚度方向上
凸出于所述导电图案的上表面，所述第一牺牲图案的侧壁形成一第
三凹槽区域，且所述第三凹槽区域暴露一部分的所述导电图案；
将所述导电层进行电镀处理，使所述第三凹槽区域所暴露的所
述导电图案增厚；
移除所述第一牺牲图案；以及
移除所述第二凹槽区域内的所述导电层。
2.根据权利要求1所述的埋入式导电配线的制作方法，其中，于所述
基板的上表面形成所述导电层的步骤中，更进一步包括：
整面性地形成一初始导电层于所述基板的上表面，其中，所述
初始导电层填满所述第一凹槽区域；以及
将所述初始导电层进行图案化处理。
3.根据权利要求2所述的埋入式导电配线的制作方法，其中，...

【专利技术属性】
技术研发人员：张启民，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾;71