半导体测试结构制造技术

本发明专利技术提供一种半导体测试结构，所述半导体测试结构包括：保护环、测试焊垫和待检测结构。本发明专利技术中通过去除容易产生应力的保护环中与测试焊垫中的顶层金属层位于同一介质层的顶层金属线层，减小待检测结构的宽度和测试焊垫中的顶层金属层的宽度，以及将一个测试焊垫分割成两个具有预设间距的子测试焊垫，并将待检测结构设置于所述两个子测试焊垫之间，可以有效地减少所述半导体结构中的应力，有效地避免由于应力过大而在所述半导体结构中产生对所述保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体测试结构。
技术介绍
在半导体工艺中，当有待检测结构需要进行封装测试等测试时，在所需要的半导体测试结构中，会将所述待检测结构与测试焊垫相连接来完成对其相应的性能测试，所述待检测结构及所述测试焊垫周围均填充有作为介质层的低介电常数的材料。随着半导体工艺及集成电路产业的发展，芯片的特征尺寸不断减小，单个晶圆所包含的芯片单元越来越多。因此，采用切片处理将所述晶圆切割成可被封装的微电子器件芯片，成为集成电路生产过程中至关重要的环节。而晶圆切割时需要在水的环境下进行，水会通过待检测结构侧面的低K材料形成的介质层向所述待检测结构各处扩散，由于所述测试焊垫下有用以导电的金属通孔，如果水汽扩散到所述待检测结构连接到的金属通孔，并沿着所述金属通孔进入所述待检测结构，就可能会对所述待检测结构的性能产生影响。因此，为了防止切片封装或其他操作中有水汽进入，会在所述待检测结构的外围制作一个保护环。所述保护环为包含多层金属线层和连接相邻两层金属线层的金属通孔的层叠结构。在所述测试结构的每层金属层中均添加有所述金属线层，并在相邻两层金属线层之间添加金属通孔，这样水汽通过介质层扩散到所述待检测结构的过程中就会遇到与介质层材质不同的金属线层或金属通孔的阻挡，降低水汽的扩散能力，从而使水汽难于进入待检测结构中。现有的一种半导体测试结构如图1a至1b所示，其中，图1a为所述半导体测试结构的俯视示意图，图1b为图1a中沿AA’方向的截面示意图。由图1a可知，所述半导体测试结构中包括保护环10、位于所述保护环10内的至少两个测试焊垫11和与两相邻所述测试焊垫11相连接的待检测结构12；所述待检测结构12的宽度d1与所述测试焊垫11的宽度d2近乎相同。由图1b所示，所述保护环10为层叠结构，包括自底层金属线层101依次至次顶层金属线层102、顶层金属线层103的至少三层金属线层和连接所述相邻两层金属线层的第一连接通孔层104；所述测试焊垫11同样为层叠结构，包括自底层金属层111依次至次顶层金属层112、顶层金属层113的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层114；所述底层金属线层101与所述底层金属层111位于同一平面内，所述次顶层金属线层102与所述次顶层金属层112位于同一平面内；所述顶层金属线层103与所述顶层金属层113位于同一平面内，即所述各层金属线层与相应的金属层均位于同一平面内，位于同一介质层(未示出)中。同时，由图1b可知，所述测试焊垫11中的顶层金属层113与其他各层金属层的宽度相同。现有的另一种半导体测试结构如图1c所示，图1c为所述半导体测试结构的俯视示意图。由图1c可知，所述半导体测试结构中包括保护环10、位于所述保护环10内的多个测试焊垫11和位于所述测试焊垫11一侧的待检测结构12，所述待检测结构12分别与位于其两端一侧的两个测试焊垫11相连接。可以参考图1b，此处所述半导体测试结构中，所述保护环10为层叠结构，包括自底层金属线层101依次至次顶层金属线层102、顶层金属线层103的至少三层金属线层和连接所述相邻两层金属线层的第一连接通孔层104；所述测试焊垫11同样为层叠结构，包括自底层金属层111依次至次顶层金属层112、顶层金属层113的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层114；所述底层金属线层101与所述底层金属层111位于同一平面内，所述次顶层金属线层102与所述次顶层金属层112位于同一平面内；所述顶层金属线层103与所述顶层金属层113位于同一平面内，即所述各层金属线层与相应的金属层均位于同一平面内，位于同一介质层(未示出)中。同时，所述测试焊垫11中的顶层金属层113与其他各层金属层的宽度相同。上述两种半导体测试结构均位于晶圆的切割道内，但随着半导体工艺的发展，晶圆内的切割道的宽度越来越小，当半导体工艺达到65nm节点以下时，上述两种半导体测试结构就会由于自身存在较大的应力而导致其内部容易出现裂纹和剥离等物理缺陷，如果所述裂纹和剥离延伸至所述保护环10，就极易对所述保护环10造成破坏，进而使得所述保护环10失去对所述待检测结构12的保护功能；同样，如果所述裂纹和剥离延伸至所述待检测结构12中，亦会对所述待检测结构12造成损害。经分析，所述应力主要来自于所述保护环10中与所述测试焊垫11中的顶层金属层113位于同一介质层中的顶层金属线层103和所述保护环10的内部，在所述保护环10的内部。在第一种半导体测试结构中，由于待检测结构12的宽度比较宽，与所述测试焊垫11的宽度相当，会在所述半导体测试结构中产生较大的应力；同时，根据测试的需要，所述测试焊垫11中的顶层金属层113的厚度远大于其他层金属层的厚度，所述顶层金属层113会产生较大的应力。在第二种半导体测试结构中，由于待检测结构12位于所述测试焊垫11的一侧，又由于根据设计规则，所述待检测结构12的宽度不能小于2μm，所述测试焊垫11、待检测结构12和保护环10等分布在一个比较密集的区域内，同样会在该区域内产生比较大的应力；同样，该半导体测试结构中的所述测试焊垫11中的顶层金属层113的厚度远大于其他层金属层的厚度，所述顶层金属层113也会产生较大的应力。鉴于此，有必要设计一种新的半导体测试结构以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体测试结构，用于解决现有半导体测试结构中存在的由于半导体测试结构中存在较大的应力，容易在所述半导体测试结构中形成对保护环和待检测结构造成破坏的裂纹和剥离等物理缺陷的问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体测试结构，所述半导体测试结构包括：保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；至少两个测试焊垫，所述测试焊垫位于所述保护环内；所述测试焊垫为层叠结构，包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；待检测结构，所述待检测结构位于任意两相邻所述测试焊垫之间，且与所述两相邻测试焊垫相连接；所述底层金属线层与所述底层金属层位于同一平面内，所述顶层金属线层与所述次顶层金属层位于同一平面内。优选地，所述待检测结构位于所述两相邻测试焊垫之间的中部，且所述待检测结构的宽度小于所述测试焊垫的宽度。优选地，所述待检测结构的宽度小于或等于30μm。优选地，所述本文档来自技高网...

【技术保护点】
一种半导体测试结构，其特征在于，所述半导体测试结构包括：保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；至少两个测试焊垫，所述测试焊垫位于所述保护环内；所述测试焊垫为层叠结构，包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻两层金属层的第二连接通孔层；待检测结构，所述待检测结构位于任意两相邻所述测试焊垫之间，且与所述两相邻测试焊垫相连接；所述底层金属线层与所述底层金属层位于同一平面内，所述顶层金属线层与所述次顶层金属层位于同一平面内。

【技术特征摘要】
1.一种半导体测试结构，其特征在于，所述半导体测试结构包括：
保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少
两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；
至少两个测试焊垫，所述测试焊垫位于所述保护环内；所述测试焊垫为层叠结构，
包括自底层金属层依次至次顶层金属层、顶层金属层的至少三层金属层和连接所述相邻
两层金属层的第二连接通孔层；
待检测结构，所述待检测结构位于任意两相邻所述测试焊垫之间，且与所述两相邻
测试焊垫相连接；
所述底层金属线层与所述底层金属层位于同一平面内，所述顶层金属线层与所述次
顶层金属层位于同一平面内。
2.根据权利要求1所述的半导体测试结构，其特征在于：所述待检测结构位于所述两相邻测
试焊垫之间的中部，且所述待检测结构的宽度小于所述测试焊垫的宽度。
3.根据权利要求2所述的半导体测试结构，其特征在于：所述待检测结构的宽度小于或等于
30μm。
4.根据权利要求3所述的半导体测试结构，其特征在于：所述待检测结构的宽度等于30μm。
5.根据权利要求1至4中任一项所述的半导体测试结构，其特征在于：所述测试焊垫中的顶
层金属层的宽度小于所述测试焊垫中的其他金属层的宽度。
6.根据权利要求5所述的半导体测试结构，其特征在于：所述测试焊垫中的顶层金属层的宽
度小于或等于30μm。
7.根据权利要求6所述的半导体测试结构，其特征在于：所述测试焊垫中的顶层金属层的宽
度等于30μm。
8.一种半导体测试结构，其特征在于，所述半导体测试结构包括：
保护环，所述保护环为层叠结构，包括自底层金属线层依次至顶层金属线层的至少
两层金属线层和连接所述相邻两层金属线层的第一连接通孔层；
多个测试焊垫，所述...

【专利技术属性】
技术研发人员：牛刚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31