一种印制电路板的制作方法技术

本发明专利技术提供一种印制电路板的制作方法，包括步骤：S1.在位于拼板印制电路板上的各个设计单元的非工作区域上形成对位孔；S2.对设计单元进行品质检测，如检测为不良品，则将与其对应的对位孔覆盖遮挡使不透光，如检测为良品，则不将与其对应的对位孔覆盖遮挡；S3.对拼板印制电路板进行对位曝光，在检测到与某一设计单元对位的对位孔透光时，对该设计单元正常曝光，在检测到不透光时，对该设计单元无遮挡曝光；S4.将制作完成的拼板印制电路板分割，制得印制电路板。正常曝光的设计单元能够镀镍镀金，无遮挡曝光的设计单元不能镀镍镀金，因此本发明专利技术的制作方法，不仅能保证良品设计单元的制作，还能降低不良品设计单元的报废成本。

【技术实现步骤摘要】

本专利技术涉及电子电路
，具体涉及一种印制电路板的制作方法。
技术介绍
随着印制电路板技术的不断发展与成熟,印制电路板的拼版设计能力不断提高。为了提高生产效率，在印制电路板制作过程中开始出现拼板印制电路板。拼板印制电路板是指在一整块板上设计出多个相互独立的单元，在制作时整板一起制作，制作完成后对整板进行切割，切割下来的每一个单元都成为独立的印制电路板产品。现有技术中，通过拼板印制电路板生产印制电路板产品，一般都会包括以下步骤：即在整块聚丙烯(PP)板上连续层叠多层的金属箔和PP板，并对每一层的金属箔进行蚀刻，形成多个独立的图形线路(即独立的设计单元)，直至达到目标厚度，并形成拼板印制电路板，然后对该印制电路板进行外层阻焊步骤，即在最外层的金属箔上镀一层绝缘油墨，并对该绝缘油墨进行曝光显影，使设定位置的金属箔外露，在外露的金属箔上镀镍、金，最后完成制作。随着高阶产品的普及，现在印制电路板的生产工艺难度越来越大，出现不良品的概率也在增加。由于拼板印制电路板是整板一起制作的，如果在制作过程中，整板中的一个或几个单元出现不良品，这些不良品在外层阻焊步骤中，也会同正常品一起被上镍、上金，这导致报废成本较高。
技术实现思路
因此，本专利技术要解决的技术问题在于克服现有技术中拼板印制电路板中的不良设计单元报废成本过高。为此，本专利技术实施例提供一种印制电路板的制作方法，包括如下步骤：S1.在位于拼板印制电路板上的各个设计单元的非工作区域上形成对位孔；S2.对所述设计单元进行品质检测，对检测为不良品的设计单元，将与其对应的对位孔覆盖遮挡使不透光，对检测为良品的设计单元，则不将与其对应的对位孔覆盖遮挡；S3.对所述拼板印制电路板进行对位曝光，在检测到某一对位孔透光时，对与该对位孔对应的设计单元进行正常曝光，在检测到某一对位孔不透光时，对与该对位孔对应的设计单元进行无遮挡曝光；S4.将制作完成的所述拼板印制电路板分割，从而制得印制电路板。优选地，在所述步骤S2和所述步骤S3之间，还包括：在所述拼板印制电路板上层叠至少一层其他拼板印制电路板，对所层叠的每层拼板印制电路板执行步骤S1和步骤S2；其中设置在不同拼板印制电路板上的对位孔位置重合。优选地，所述拼板印制电路板包括基板和铺设在基板上的金属箔，所述设计单元和所述对位孔均设置在所述金属箔上，所述基板为透明材质。优选地，所述步骤S1中，使用曝光显影的方法在所述金属箔上形成所述对位孔。优选地，所述步骤S1中，使用曝光显影的方法在所述金属箔上同时形成所述设计单元的图形线路和所述对位孔。优选地，所述步骤S2中，对于与不良品对应的对位孔，使用深色油性笔对位于其上方和/或下方的基板进行涂抹覆盖，使不透光。优选地，所述步骤S2中，使用自动光学检测设备对所述设计单元进行品质检测；和/或所述步骤S4中，使用对位曝光机对所述拼板拼板印制电路板进行对位曝光。优选地，所述步骤S4中，还包括加强所述对位曝光机的光源强度，以加强其光源识别能力的步骤。优选地，在所述步骤S1中，还包括在所述金属箔上制作用于对整块拼板拼板印制电路板进行对位的整板对位孔的步骤。优选地，使用曝光显影的方法在所述金属箔上同时形成所述设计单元的图形线路、所述对位孔和所述整板对位孔。本专利技术实施例提供的印制电路板的制作方法，具有以下优点：1.本专利技术实施例的印制电路板的制作方法，通过在设计单元的非工作区域设置与设计单元对应的对位孔，在对设计单元进行品质检测时，如果该设计单元为不良品，则将与其对应的对位孔遮挡，使不透光，如果该设计单元为良品，则不将与其对应的对位孔遮挡，使其保持透光，在外层阻焊步骤中，在对各个设计单元进行曝光之前，先对与各个设计单元对应的对位孔进行检测，如果某一对位孔不透光，则说明与其对应的设计单元为不良品，此时对该设计单元进行无遮挡曝光，使该设计单元在后续制作过程中，无法镀镍和镀金，这样报废时可以降低报废成本；如果某一对位孔透光良好，则说明与其对应的设计单元为良品，此时对该设计单元进行正常曝光，显影后使该设计单元设定位置的铜外露，从而可以在后续制作过程中，能够正常镀镍和镀金，从而能够最终生产出印制电路板成品。2.本专利技术实施例的印制的印制电路板的制作方法，拼板印制电路板可以层叠有多层，每一层拼板印制电路板上都设计对位孔和进行品质检测，并且设置不同拼板印制电路板上的对位孔的位置重合，这样当其中任意一个或多个拼板印制电路板为不良品时，都会使对位孔不透光，从而在后期曝光步骤中，能够被检测出来，并对该不良品设计单元进行无遮挡曝光。3.本专利技术实施例的印制电路板的制作方法，使用曝光显影的方法在金属箔上形成所述对位孔，操作简单，优选方案是与设计单元的图形一并曝光显影，同时制作出来，这样可以提高制作效率，减少制作流程，将基板设计为透明材质，制作对位孔时，可以不用在基板和金属箔上同时开设对位孔，能够减少生产环节，降低成本。4.本专利技术实施例的印制电路板的制作方法，对位孔的直径为0.1-0.3mm，在保证透光性能的同时，还有利于保证对位精度，而且便于在外层阻焊步骤中防焊网印改点的留白，也即在网印时将各设计单元的对位孔露出，防止被阻焊油墨覆盖，而且在喷涂时也不会被油墨覆盖。5.本专利技术实施例的印制电路板的制作方法，在步骤S2中，当检测到某一设计单元为不良品时，找到与其对应的对位孔，使用深色油性笔对位于该对位孔上方和/或下方的PP基板进行涂抹覆盖，使该对位孔不透光，这种的操作方式简单易行，效率高且遮挡效果好。6.本专利技术实施例的印制电路板的制作方法，当拼板印制电路板的层数较多时，对位孔的透光能力变差，此时增强对位曝光机的光源强度，加强其光源识别能力，能够避免误检。7.本专利技术实施例的印制电路板的制作方法，在步骤S1中，还包括在金属箔上制作整板对位孔的步骤，整板对位孔用于对基板和金属箔的层叠位置进行定位，并使对位孔成为专门的标记孔，不用再为基板和金属箔的层叠位置进行定位，所以即便是仅有一个对位孔透光时，基板和金属箔也能正常对位并层叠，而且也能利用对位曝光机对该良品设计单元进行正常曝光，并最终制作出成品，最大程度避免良品报废。8.本专利技术实施例的印制电路板的制作方法，使用曝光显影的方法在金属箔上同时形成设计单元的图形线路、对位孔和整板对位孔，能够提高生产效率。附图说明为了更清楚地说明现有技术或本文档来自技高网...

【技术保护点】
一种印制电路板的制作方法，其特征在于：包括如下步骤：S1.在位于拼板印制电路板上的各个设计单元(3)的非工作区域上形成对位孔(4)；S2.对所述设计单元(3)进行品质检测，对检测为不良品的设计单元(3)，将与其对应的对位孔(4)覆盖遮挡使不透光，对检测为良品的设计单元(3)，则不将与其对应的对位孔(4)覆盖遮挡；S3.对所述拼板印制电路板进行对位曝光，在检测到某一对位孔(4)透光时，对与该对位孔(4)对应的设计单元(3)进行正常曝光，在检测到某一对位孔(4)不透光时，对与该对位孔(4)对应的设计单元(3)进行无遮挡曝光；S4.将制作完成的所述拼板印制电路板分割，从而制得印制电路板。

【技术特征摘要】
1.一种印制电路板的制作方法，其特征在于：包括如下步骤：
S1.在位于拼板印制电路板上的各个设计单元(3)的非工作区域上形
成对位孔(4)；
S2.对所述设计单元(3)进行品质检测，对检测为不良品的设计单元
(3)，将与其对应的对位孔(4)覆盖遮挡使不透光，对检测为良品的设计
单元(3)，则不将与其对应的对位孔(4)覆盖遮挡；
S3.对所述拼板印制电路板进行对位曝光，在检测到某一对位孔(4)
透光时，对与该对位孔(4)对应的设计单元(3)进行正常曝光，在检测
到某一对位孔(4)不透光时，对与该对位孔(4)对应的设计单元(3)进
行无遮挡曝光；
S4.将制作完成的所述拼板印制电路板分割，从而制得印制电路板。
2.根据权利要求1所述的印制电路板的制作方法，其特征在于：在所
述步骤S2和所述步骤S3之间，还包括：在所述拼板印制电路板上层叠至
少一层其他拼板印制电路板，对所层叠的每层拼板印制电路板执行步骤S1
和步骤S2；其中设置在不同拼板印制电路板上的对位孔(4)位置重合。
3.根据权利要求1或2所述的印制电路板的制作方法，其特征在于：
所述拼板印制电路板包括基板(1)和铺设在基板(1)上的金属箔(2)，
所述设计单元(3)和所述对位孔(4)均设置在所述金属箔(2)上，所述
基板(1)为透明材质。
4.根据权利要求3所述印制电路板的制作方法，其特征在于：所述步
骤...

【专利技术属性】
技术研发人员：车世民，陈子形，王细心，汪汇东，
申请(专利权)人：北大方正集团有限公司，珠海方正科技高密电子有限公司，
类型：发明
国别省市：北京;11