具电磁干扰屏蔽的半导体封装体及其制造方法技术

本发明专利技术公开一种具电磁干扰屏蔽的半导体封装体及其制造方法。半导体封装体包括一屏蔽物，其连接多个配置在一晶片上的导电件。多个导电件被配置而分别地围住在晶片上的多个微结构件，而这些微结构件位在前述的导电件所形成的多个凹穴中以提供较佳的屏蔽效果。屏蔽物与多个导电件具电磁干扰屏蔽的作用。一种形成半导体封装体的方法包括下列步骤。提供一具有多个子单元的半导体晶片，设置至少一微结构件在各子单元，电连接微结构件与半导体晶片。形成多个导电件在半导体晶片上，各导体件环绕微结构件且形成多个凹穴，且微结构件在凹穴中。配置一屏蔽物在导体件上以将微结构件封闭在凹穴内。

Semiconductor package with electromagnetic interference shielding and manufacturing method thereof

The invention discloses a semiconductor package with electromagnetic interference shielding and a manufacturing method thereof. A semiconductor package includes a shield that connects a plurality of conductive elements disposed on a wafer. A plurality of conductive elements are configured to be respectively surrounded by a plurality of micro structures on the wafer, which are positioned in a plurality of recesses formed by the conductive member to provide a better shielding effect. Shielding effect of shielding material and a plurality of conductive elements. A method of forming a semiconductor package includes the following steps. A semiconductor wafer having a plurality of sub units is provided, and at least one microstructure element is arranged on each sub unit. A plurality of conductive elements are formed on the semiconductor wafer, and each conductor member surrounds the micro structure and forms a plurality of recesses. A shield is arranged on the conductor to seal the micro structure in the cavity.

【技术实现步骤摘要】
本专利技术是中国专利技术专利申请(申请号：201310180814.3，申请日：2013年5月16日，专利技术名称：具电磁干扰屏蔽的半导体封装体及其制造方法)的分案申请。
本专利技术涉及一种半导体封装，且特别是涉及一种晶片级封装结构及其制造方法。
技术介绍
对于大部分的电子元件或系统而言，电磁干扰(Electro-magneticinterference,EMI)是一个严重且具有挑战性的问题。由于电磁干扰通常会中断、降低或是限制电子元件或是电子系统的所有电路的有效性能，因此，电子元件或系统需具有有效的电磁干扰防护以确保可有效且安全的运作。电磁干扰防护对于小尺寸且高密度的封装体或是高频运作的敏感性电子元件特别地重要。现有技术中，电磁干扰的防护方式是使用一金属片，并随之在半导体封装体上贴附或固定此金属片。
技术实现思路
为解决上述问题，在本专利技术的一实施例包括一半导体封装体。半导体封装体包括一半导体芯片及配置在半导体芯片的一上表面上的一微结构件。半导体封装体还包括一导电件配置在半导体芯片的上表面上。导电件围绕微结构件而划分出微结构件的范围，且导电件形成一凹穴，而微结构件在凹穴中。半导体封装体还包括一屏蔽物配置在导电件、凹穴、微结构件上以提供微结构件电磁干扰屏蔽。在本专利技术的另一实施例包括一半导体封装体。半导体封装体包括一半导体芯片及配置在半导体芯片的一上表面上的一微结构件。半导体封装体还包括一导电件配置在半导体芯片的上表面上，围绕微结构件而划分出微结构件的范围。半导体封装体还包括一屏蔽物在微结构件上以提供微结构件电磁干扰屏蔽。屏蔽物包括一第一厚度及一第二厚度。第一厚度位在覆盖第一微结构件及第二微结构件的区域，且第二厚度位在未覆盖第一微结构件及第二微结构件的区域，其中第一厚度小于第二厚度。在本专利技术的又一实施例包括一种形成半导体封装体的方法。本方法包括提供一具有多个子单元的半导体晶片。本方法还包括设置至少一微结构件在各子单元。本方法还包括电连接微结构件与半导体晶片。本方法还包括形成多个导电件在半导体晶片上，各导体件环绕至少一微结构件且形成多个凹穴，且微结构件在凹穴中。本方法还包括配置一屏蔽物在导体件上以将微结构件封闭在凹穴内。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A是依照本专利技术的一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；图1B是图1A中的椭圆1B的细部图；图1C是图1A的多个半导体封装体的一阵列在设置屏蔽物之前的上视图；图2A是依照本专利技术的另一实施例在预分割形式的阵列的多个半导体封装体的剖视图；图2B是图2A的多个半导体封装体的一阵列在安装电磁干扰屏蔽之前的上视图；图3A是依照本专利技术的其中一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；图3B是图3A中其中一个半导体封装体的剖视图；图4A是依照本专利技术的其中一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；图4B是图4A中其中一个半导体封装体的剖视图。符号说明10、20、30、40、42：阵列100、200、300、32、400、402：半导体封装体101：接地垫102：半导体晶片102a、202a：上表面102b、202b：下表面102c、202c：周围103：保护层106：硅穿孔(TSV)结构106a：金属插塞106b：绝缘环108：外部接触点110：导电件120、120a、120b：微结构件125：电连接物130：屏蔽物130a：基层130b：屏蔽层132：凹穴132a：第一凹穴132b：第二凹穴134：开口220：半导体元件220a：第一半导体元件220b：第二半导体元件具体实施方式现在，将详细参照本专利技术的较佳实施例，此等较佳实施例的范例绘示于附图中。在附图及说明中，将尽可能使用相同的参考编号来表示相同或相似的部件。请参考图1A，图1A绘示出根据本专利技术的一实施例的多个半导体封装体100的一阵列10在晶片预分割(pre-singulated)形式。阵列10包括一半导体晶片102，其具有多个芯片(以虚线在图示中指出)，这些芯片可以是具有一或多个集成电路的主动芯片，或是不具有主动电路，以做为载体或封装基板的非作用/虚拟芯片两者其一，多个硅穿孔(TSV)结构106，多个外部接触点108，多个导电件110，多个微结构件(micro-structureelement)120a、120b及一屏蔽件130。微结构件120a、120b在此共同地称为微结构件120，且配置于半导体晶片102的一上表面102a上。外部接触点108配置在半导体晶片102的一下表面102b上。半导体晶片102可以是晶片或是其他半导体材料例如砷化镓(GaAs)。在之后的分割制作工艺，半导体晶片102被切割为多个单独的芯片100(由多条以垂直虚线表示的切割线所定义)。分割并不会切过导电件110。导电件110位在半导体晶片102的上表面102a上。导电件110的材料可以是例如导电粘着剂或是焊料。屏蔽物130位在导电件110上，在半导体晶片102上且覆盖微结构件120，但并非直接接触微结构件120。经由屏蔽物130的连结，导电件110、半导体晶片102及被围住的微结构件120被密封(seal)以抑止电磁干扰。微结构件120可以是例如一集成电路或微机电(micro-electromechanicalsystem)元件。微机电元件可能包括微小尺寸的机电零件，例如马达、泵、阀、开关、电容器、加速度计、感应器、像素、扩音器、扬声器、陀螺仪或致动器等。微结构件120a、120b可能包括两种不同类型的微机电元件。微结构件120可以经由TSV结构106电连接于外部接触点108。外部接触点108可以是例如锡球或是金凸块。图1B是图1A中的椭圆1B的局部放大剖视图。半导体晶片102还包括多个接地垫101及一保护层(passivationlayer)103，图1B中仅绘示出其中一个接地垫101。保护层103覆盖半导体晶片102的上表面但暴露出接地垫101及暴露出安装微结构件120的位置。TSV结构106包括一金属插塞106a及一环绕于金属插塞106a中央的绝缘环106b，本文档来自技高网...

【技术保护点】
一种半导体封装体，其特征在于，包括:半导体芯片，该半导体芯片包括至少一穿孔，该至少一穿孔的每一者包括一金属插塞及环绕于该金属插塞的一绝缘环，该绝缘环与该金属插塞电性绝缘；微结构件，配置在该半导体芯片的一上表面上；至少一导电件，配置在该半导体芯片的该上表面上，进而形成一凹穴，其中该微结构件在该凹穴中，且该至少一导电件电连接该至少一穿孔；以及屏蔽物，配置在该导电件、该凹穴以及该微结构件上以提供该微结构件电磁干扰屏蔽，且该屏蔽物电连接于该导电件。

【技术特征摘要】
2012.06.11 US 13/493,5761.一种半导体封装体，其特征在于，包括:
半导体芯片，该半导体芯片包括至少一穿孔，该至少一穿孔的每一者包
括一金属插塞及环绕于该金属插塞的一绝缘环，该绝缘环与该金属插塞电性
绝缘；
微结构件，配置在该半导体芯片的一上表面上；
至少一导电件，配置在该半导体芯片的该上表面上，进而形成一凹穴，
其中该微结构件在该凹穴中，且该至少一导电件电连接该至少一穿孔；以及
屏蔽物，配置在该导电件、该凹穴以及该微结构件上以提供该微结构件
电磁干扰屏蔽，且该屏蔽物电连接于该导电件。
2.如权利要求1所述的半导体封装体，其中该屏蔽物包括基层以及金属
屏蔽层，该金属屏蔽层覆盖在该基层。
3.如权利要求1所述的半导体封装体，其中该屏蔽物在覆盖该微结构件
的区域包括第一厚度，而在未覆盖该微结构件的区域包括第二厚度，且该第
一厚度小于该第二厚度。
4.如权利要求3所述的半导体封装体，其中该微结构件包括第一微结构
件及第二微结构件，该屏蔽物包括该第一厚度，该第一厚度位在覆盖该第一
微结构件及该第二微结构件的区域，且该第二厚度位在未覆盖该第一微结构
件及该第二微结构件的区域。...

【专利技术属性】
技术研发人员：邱基综，欧英德，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71