The utility model relates to a host interface controller with a ping-pong buffer, which comprises a control module, a first buffer group and a second buffer group. The control module controls the first buffer and the second buffer group to group table tennis mode alternately as the prefetch buffer, buffer storage from the pre storage address continuous data, issued in response to the central processing unit of the continuous address read request.
【技术实现步骤摘要】
本专利技术有关于主机接口控制器。特别有关于耦接中央处理单元并且自储存装置存取数据的主机接口控制器。
技术介绍
储存装置可透过通讯接口与主机链接。主机上需对应该通讯接口设置主机接口控制器,在主机的中央处理单元操作下,通过该通讯接口读取该储存装置。高效的主机接口控制器为本
追寻目标。
技术实现思路
根据本专利技术一种实施方式实现的主机接口控制器包括控制模块、第一缓冲器组以及第二缓冲器组。所述控制模块控制所述第一缓冲器组以及第二缓冲器组以乒乓模式(ping-pongmode)交替为预取缓冲器组。当所述第一缓冲器组和第二缓冲器组的其中一个作为该预取缓冲器组时,所述控制模块自储存装置预取第一地址的数据并将其缓冲储存至该预取缓冲器组,并且以所述第一缓冲器组和第二缓冲器组的另一个中的数据回应该中央处理单元发出的对第二地址的数据的读取要求。根据本专利技术另一种实施方式实现的储存装置控制方法包括:在储存装置与中央处理单元之间的主机接口控制器提供第一缓冲器组以及第二缓冲器组;控制所述第一缓冲器组以及第二缓冲器组以乒乓模式交替为预取缓冲器组;以及当所述第一缓冲器组和第二缓冲器组的其中一个作为该预取缓冲器组时,自该储存装置预取第一地址的数据并将其缓冲储存至该预取缓冲器组,并且以所述第一缓冲器组和第二缓冲器组的另一个中的数据回应该中央处理单元发出的对第二地址的数据的读取要求。该中央处理单元发出对应多个连续 ...
【技术保护点】
一种主机接口控制器,耦接中央处理单元,其特征在于,该主机接口控制器包括:控制模块;第一缓冲器组;以及第二缓冲器组,其中,所述控制模块控制所述第一缓冲器组以及第二缓冲器组以乒乓模式交替为预取缓冲器组,当所述第一缓冲器组和第二缓冲器组的其中一个作为该预取缓冲器组时,所述控制模块自储存装置预取第一地址的数据并将其缓冲储存至该预取缓冲器组,并且以所述第一缓冲器组和第二缓冲器组的另一个中的数据回应该中央处理单元发出的对第二地址的数据的读取要求,其中该中央处理单元发出对应多个连续地址的多个读取要求。
【技术特征摘要】
1.一种主机接口控制器,耦接中央处理单元,其特征在于,该主机接口控
制器包括:
控制模块;
第一缓冲器组;以及
第二缓冲器组,
其中,所述控制模块控制所述第一缓冲器组以及第二缓冲器组以乒乓模式
交替为预取缓冲器组,当所述第一缓冲器组和第二缓冲器组的其中一个作为该
预取缓冲器组时,所述控制模块自储存装置预取第一地址的数据并将其缓冲储
存至该预取缓冲器组,并且以所述第一缓冲器组和第二缓冲器组的另一个中的
数据回应该中央处理单元发出的对第二地址的数据的读取要求,
其中该中央处理单元发出对应多个连续地址的多个读取要求。
2.根据权利要求1所述的主机接口控制器,其特征在于,还包括:
第一缓存器组,对应所述第一缓冲器组,并储存所述第一缓冲器组所缓冲
储存的数据的地址信息;以及
第二缓存器组,对应所述第二缓冲器组,并储存所述第二缓冲器组所缓冲
储存的数据的地址信息。
3.根据权利要求2所述的主机接口控制器,其特征在于:
所述第一缓存器组储存所述第一缓冲器组所缓冲储存的数据的高位地址;
所述第二缓存器组储存所述第二缓冲器组所缓冲储存的数据的高位地址;
且
所述第一缓冲器组以及第二缓冲器组组成表格,该表格以缓冲储存至所述
第一缓冲器组以及第二缓冲器组的数据的低位地址为索引。
4.根据权利要求2所述的主机接口控制器,其特征在于,还包括:
多工器,以该第二地址的低位内容为目标索引,自所述第一缓存器组以及
第二缓存器组取出比对用高位地址;以及
比较器,比较该比对用高位地址是否符合该第二地址的高位内容,以判断
该第二地址的数据是否已预取并缓冲存储于所述第一缓冲器组或第二缓冲器组
中,
其中,如果判断到该第二地址的数据已预取并缓冲存储于所述第一缓冲器
组或第二缓冲器组中,则该控制模块以该目标索引对应的数据回应该中央处理
单元发出的该读取要求。
5.根据权利要求1所述的主机接口控制器,其特征在于,在该第二地址与
该中央处理单元发出的在前读取地址不连续、且该第二地址的数据未预取于所
述第一缓冲器组以及第二缓冲器组时,该控制模块直接自该储存装置读取该第
二地址的数据以回应该中央处理单元的该读取要求。
6.根据权利要求1所述的主机接口控制器,其特征在于,在该第二地址与
该中央处理单元发出的在前读取地址不连续,且该第二地址的数据未预取于所
述第一缓冲器组以及第二缓冲器组时,该控制模块停止自该储存装置预取该第
一地址的数据至该预取缓冲器组的操作。
7.根据权利要求1所述的主机接口控制器,其特征在于,在该第二地址与
该中央处理单元发出的在前读取地址不连续、且该第二地址的数据未预取于所
述第一缓冲器组以及第二缓冲器组时,该控制模块自该储存装置读取该第二地
址开始的连续地址的数据,并且以所读取的该第二地址开始的连续地址的数据
自该第二地址对应的目标索引续更新所述第一缓冲器组以及第二缓冲器组直至
\t更新至所述第一缓冲器组以及第二缓冲器组中的最后一个索引。
8.根据权利要求1所述的主机接口控制器,其特征在于:
在该第二地址与该中央处理单元发出的在前读取地址连续时,该控制模块
还判断该第二地址对应的目标索引是否指示所述第一缓冲器组的首行缓冲器、
或所述第二缓冲器组的首行缓冲器;
在该目标索引指示所述第一缓冲器组的首行缓冲器时,该控制模块切换以
该第二缓冲器组为所述预取缓冲器组;并且
在该目标索引指示所述第二缓冲器组的首行缓冲器时,该控制模块切换以
该第一缓冲器组为所述预取缓冲器组。
9.根据权利要求1所述的主机接口控制器,其特征在于,该主机接口控制
器经由通讯接口自该储存装置预取数据,其预取数据的长度由该主机接口控制...
【专利技术属性】
技术研发人员:李琳,董云星,惠志强,
申请(专利权)人:上海兆芯集成电路有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。