集成JFET的LDMOS器件及工艺方法技术

技术编号:14554295 阅读:113 留言:0更新日期:2017-02-05 03:30
本发明专利技术公开了一种集成JFET的LDMOS器件,位于P型衬底上,P型衬底中具有N型深阱,在N型深阱中还具有P阱;P型衬底的表面具有场氧,场氧的下方具有第一P型注入区;场氧的一侧为P阱,另一侧为所述LDMOS器件的漏区;LDMOS器件的源区位于P阱中,P阱中还有第一重掺杂P型区将P阱引出;P阱远离场氧的一侧还具有JFET的源区;所述P型衬底中,N型深阱之外还具有第二重掺杂P型区;场氧和LDMOS的源区之间硅表面具有栅氧化层及多晶硅栅极,靠漏端的场氧上还具有多晶硅场板;衬底上具有多个接触孔,对器件进行电极的引出;所述P阱中,还具有第二P型注入区,位于第一重掺杂P型区和LDMOS的源区的下方、P阱的底部区域。本发明专利技术还公开了所述器件的工艺方法。

Integrated JFET LDMOS device and process method

\u672c\u53d1\u660e\u516c\u5f00\u4e86\u4e00\u79cd\u96c6\u6210JFET\u7684LDMOS\u5668\u4ef6\uff0c\u4f4d\u4e8eP\u578b\u886c\u5e95\u4e0a\uff0cP\u578b\u886c\u5e95\u4e2d\u5177\u6709N\u578b\u6df1\u9631\uff0c\u5728N\u578b\u6df1\u9631\u4e2d\u8fd8\u5177\u6709P\u9631\uff1bP\u578b\u886c\u5e95\u7684\u8868\u9762\u5177\u6709\u573a\u6c27\uff0c\u573a\u6c27\u7684\u4e0b\u65b9\u5177\u6709\u7b2c\u4e00P\u578b\u6ce8\u5165\u533a\uff1b\u573a\u6c27\u7684\u4e00\u4fa7\u4e3aP\u9631\uff0c\u53e6\u4e00\u4fa7\u4e3a\u6240\u8ff0LDMOS\u5668\u4ef6\u7684\u6f0f\u533a\uff1bLDMOS\u5668\u4ef6\u7684\u6e90\u533a\u4f4d\u4e8eP\u9631\u4e2d\uff0cP\u9631\u4e2d\u8fd8\u6709\u7b2c\u4e00\u91cd\u63ba\u6742P\u578b\u533a\u5c06P\u9631\u5f15\u51fa\uff1bP\u9631\u8fdc\u79bb\u573a\u6c27\u7684\u4e00\u4fa7\u8fd8\u5177\u6709JFET\u7684\u6e90\u533a\uff1b\u6240\u8ff0P\u578b\u886c\u5e95\u4e2d\uff0cN\u578b\u6df1\u9631\u4e4b\u5916\u8fd8\u5177\u6709\u7b2c\u4e8c\u91cd\u63ba\u6742P\u578b\u533a\uff1b\u573a\u6c27\u548cLDMOS\u7684\u6e90\u533a\u4e4b\u95f4\u7845\u8868\u9762\u5177\u6709\u6805\u6c27\u5316\u5c42\u53ca\u591a\u6676\u7845\u6805\u6781\uff0c\u9760\u6f0f\u7aef\u7684\u573a\u6c27\u4e0a\u8fd8\u5177\u6709\u591a\u6676\u7845\u573a\u677f\uff1b\u886c\u5e95\u4e0a\u5177\u6709\u591a\u4e2a\u63a5\u89e6\u5b54\uff0c\u5bf9\u5668\u4ef6\u8fdb\u884c\u7535\u6781\u7684\u5f15\u51fa\uff1b\u6240\u8ff0P\u9631\u4e2d\uff0c\u8fd8\u5177\u6709\u7b2c\u4e8cP\u578b\u6ce8\u5165\u533a,\u4f4d\u4e8e\u7b2c\u4e00\u91cd\u63ba\u6742P Below the source region of the LDMOS and the P, and at the bottom of the well. The invention also discloses a method for the device.

【技术实现步骤摘要】

本专利技术涉及半导体器件领域,特别涉及一种集成JFET的LDMOS器件。本专利技术还涉及所述LDMOS器件的工艺方法。
技术介绍
LDMOS(LDMOS:LaterallyDiffusedMetalOxideSemiconductor横向扩散金属氧化物半导体)器件具有增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好,易于和CMOS工艺集成等优点,并且其价格远低于砷化镓器件,是一种非常具有竞争力的功率器件。500VLDMOS其内部集成JFET,既具有分立器件高压大电流特点,又汲取了低压集成电路高密度智能逻辑控制的优点,单芯片实现原来多个芯片才能完成的功能,大大缩小了面积,降低了成本,提高了能效,符合现代电力电子器件小型化、智能化、低能耗的发展方向。图1是结构为500VNLDMOS和Vp=30VJFET,JFET集成在LDMOS中。图中器件位于P型衬底上的N型深阱中,LDMOS的源极同时也是JFET的栅极。JFET充电时,漏端电压升高,驱动JFET电流。P阱104下方位置电势随着漏端电压升高而升高。而N型深阱/P阱PN结(图1中虚线框处)处于反偏状态,源端开始有漏电流存在。当漏电流足够大时,寄生NPN开启(N型深阱/P阱/LDMOS的源区)发生闩锁效应,进而造成器件失效甚至损毁。
技术实现思路
本专利技术所要解决的技术问题是提供一种集成JFET的LDMOS器件,其具有较低的源端漏电流。本专利技术所要解决的另一技术问题是提供所述集成JFET的LDMOS器件的工艺方法。为解决上述问题,本专利技术所述的集成JFET的LDMOS器件,位于P型衬底上,在所述P型衬底中具有N型深阱,在N型深阱中还具有P阱;P型衬底的表面具有场氧,场氧的下方具有第一P型注入区;场氧的一侧为所述P阱,场氧的另一侧为所述LDMOS器件的漏区,同时也是集成的JFET的漏区;所述P阱中具有LDMOS器件的源区,还有第一重掺杂P型区将P阱引出;所述P阱远离场氧的一侧还具有重掺杂N型区,作为JFET的源区;所述P型衬底中,N型深阱之外还具有第二重掺杂P型区,将P型衬底引出;场氧和LDMOS的源区之间硅表面覆盖栅氧化层,栅氧化层之上具有多晶硅栅极,靠漏端的场氧上还具有多晶硅场板;衬底上具有多个接触孔,对器件进行电极的引出;所述P阱中,还具有第二P型注入区,位于第一重掺杂P型区和LDMOS的源区的下方、P阱的底部区域。本专利技术所述的集成JFET的LDMOS器件的工艺方法,包含如下的工艺步骤:步骤一,在衬底上通过离子注入形成深阱,利用有源区光刻打开场氧区域,刻蚀场氧区,生长场氧;步骤二,光刻打开阱区,注入形成P阱;在P阱底部和场氧下方注入形成第一及第二P型注入区;步骤三,热氧化生长栅氧化层,淀积多晶硅并刻蚀,形成多晶硅栅极及漏端多晶硅场板;步骤四,分别进行N型掺杂和P型重掺杂,形成LDMOS的源区、漏区、第一及第二重掺杂P型区,以及作为JFET源区的重掺杂N型区;步骤五,刻蚀接触孔制作连接,器件制作完成。所述步骤一中,衬底为P型衬底,注入形成的深阱为N型深阱。所述步骤二中,第一及第二P型注入层,为采用同一块掩膜版,同时注入形成。本专利技术所述的集成JFET的LDMOS器件,在P阱底部形成P型注入区,增大P阱底部的杂质浓度,抑制寄生NPN管的开启,降低器件的源端漏电流。本专利技术所述的工艺方法,再进行场氧下P型注入区注入的同时进行P阱底部的P型注入,使用同一张掩膜版,在不增加成本的情况下,改善器件的性能。附图说明图1是传统集成JFET的LDMOS器件的结构示意图。图2是本专利技术集成JFET的LDMOS器件的结构示意图。图3~6是本专利技术工艺步骤示意图。图7是本专利技术工艺步骤流程图。附图标记说明101是P型衬底,102是N型深阱,103是场氧,104是P阱,105是第一P型注入区,106是栅氧化层,107是多晶硅栅极,108是JFET的源区,109是第二重掺杂P型区,110是接触孔,111是第一重掺杂P型区,112是第二P型注入区。具体实施方式本专利技术所述的集成JFET的LDMOS器件,如图2所示,位于P型衬底101上,在所述P型衬底101中具有N型深阱102,在N型深阱102中还具有P阱104;P型衬底101的表面具有场氧103,场氧103的下方具有第一P型注入区105;场氧103的一侧为所述P阱104,场氧103的另一侧为所述LDMOS器件的漏区,同时也是集成的JFET的漏区;所述P阱104中具有LDMOS器件的源区,还有第一重掺杂P型区111将P阱引出;所述P阱104中,还具有第二P型注入区112,位于第一重掺杂P型区111和LDMOS的源区的下方、P阱104的底部区域。P阱104远离场氧103的一侧还具有重掺杂N型区108,作为JFET的源区;所述P型衬底101中,N型深阱102之外还具有第二重掺杂P型区109,将P型衬底101引出。场氧103和LDMOS的源区之间硅表面覆盖栅氧化层106,栅氧化层106之上具有多晶硅栅极107,靠漏端的场氧103上还具有多晶硅场板。衬底上具有多个接触孔110,对器件进行电极的引出。本专利技术集成JFET的LDMOS器件,在P阱104的底部增加P型注入形成第二P型注入区112,增大P阱底部的杂质浓度,抑制寄生NPN管的开启,在相同的漏端电压下,本专利技术相对于传统器件,源端漏电流能降低为原来的23%。本专利技术所述的集成JFET的LDMOS器件的工艺方法,包含如下的工艺步骤:步骤一,如图3所示,在P型衬底101上通过离子注入形成N型深阱102,利用有源区光刻打开场氧区域,刻蚀场氧区,生长场氧103。步骤二,光刻打开阱区,注入形成P阱104;在P阱104底部和场氧103的下方,采用同一块掩膜版,同时注入形成第一P型注入区105及第二P型注入区112。第二P型注入区112与P阱104本身的杂质叠加,使得第二P型注入区的杂质浓度增大。如图4所示。步骤三,热氧化生长栅氧化层106,淀积多晶硅并刻蚀,形成多晶硅栅极107及漏端多晶硅场板,如图5所示。步骤四,分别进行N型掺杂和P型重掺杂,如图6所示,形成LDMOS的源区、漏区、第一重掺杂P型区111及第二重掺杂P型区109,以及作为JFET源区的重掺杂N型区108。步骤五,刻蚀接触孔110制作连接,器件制作完成。最终完成如图2所示。以上仅为本专利技术的优选实施例,并不用于限定本专利技术。对于本领域的技术人员来说,本专利技术本文档来自技高网...

【技术保护点】
一种集成JFET的LDMOS器件,位于P型衬底上,在所述P型衬底中具有N型深阱,在N型深阱中还具有P阱;P型衬底的表面具有场氧,场氧的下方具有第一P型注入区;场氧的一侧为所述P阱,场氧的另一侧为所述LDMOS器件的漏区,同时也是集成的JFET的漏区;所述P阱中具有LDMOS器件的源区,还有第一重掺杂P型区将P阱引出;所述P阱远离场氧的一侧还具有重掺杂N型区,作为JFET的源区;所述P型衬底中,N型深阱之外还具有第二重掺杂P型区,将P型衬底引出;场氧和LDMOS的源区之间硅表面覆盖栅氧化层,栅氧化层之上具有多晶硅栅极,靠漏端的场氧上还具有多晶硅场板;衬底上具有多个接触孔,对器件进行电极的引出;其特征在于:所述P阱中,还具有第二P型注入区,位于第一重掺杂P型区和LDMOS的源区的下方、P阱的底部区域。

【技术特征摘要】
1.一种集成JFET的LDMOS器件,位于P型衬底上,在所述P型衬底中具有N型深
阱,在N型深阱中还具有P阱;
P型衬底的表面具有场氧,场氧的下方具有第一P型注入区;场氧的一侧为所述P
阱,场氧的另一侧为所述LDMOS器件的漏区,同时也是集成的JFET的漏区;
所述P阱中具有LDMOS器件的源区,还有第一重掺杂P型区将P阱引出;
所述P阱远离场氧的一侧还具有重掺杂N型区,作为JFET的源区;
所述P型衬底中,N型深阱之外还具有第二重掺杂P型区,将P型衬底引出;
场氧和LDMOS的源区之间硅表面覆盖栅氧化层,栅氧化层之上具有多晶硅栅极,靠
漏端的场氧上还具有多晶硅场板;
衬底上具有多个接触孔,对器件进行电极的引出;
其特征在于:所述P阱中,还具有第二P型注入区,位于第一重掺杂P型区和LDMOS
的源区的下方、P阱的底部区域。
2.制造如权利...

【专利技术属性】
技术研发人员:段文婷钱文生刘冬华胡君石晶
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1