半导体结构和测试结构的形成方法、测试方法技术

一种半导体结构和测试结构的形成方法、测试方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；对所述非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽内的晶体层表面形成填充满所述凹槽的应力层。上述方法可以提高形成的晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种半导体结构和测试结构的形成方法、测试方法。
技术介绍
随着半导体技术的不断发展，半导体器件的尺寸逐渐缩小，晶体管的性能也受到影响。为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道区域施加压应力可以提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力，则可以提高沟道区域内的电子迁移率。由于电子在单晶硅中的迁移率大于空穴的迁移率，所以，现有技术通常通过应力工程提高PMOS晶体管的空穴迁移率，以使得PMOS晶体管的载流子迁移率与NMOS晶体管的载流子迁移率匹配。一般通过采用应力材料形成PMOS晶体管的源极和漏极，以对PMOS晶体管的沟道区域施加压应力，从而提高所述PMOS晶体管的沟道区域内的空穴迁移率。具体包括：在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的应力材料一般为SiGe。现有技术也可以采用SiC作为NMOS晶体管的源极和漏极，进一步提高NMOS晶体管的载流子迁移率。但是，目前采用上述方法形成的晶体管的源极和漏极内具有较多缺陷，影响晶体管的性能。
技术实现思路
本专利技术解决的问题是提供一种半导体结构和测试结构的形成方法和测试r>方法，提高晶体管的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；对所述非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽内的晶体层表面形成填充满所述凹槽的应力层。可选的，所述退火处理为毫秒级退火工艺。可选的，所述退火处理包括：尖峰退火或激光退火工艺。可选的，所述退火处理的温度为800℃～1200℃，所述退火处理在N2、Ar或H2中的一种或几种气体氛围中进行，所述气体的流量为0.1slm～100slm。可选的，所述应力层的材料为SiGe或SiC。可选的，所述应力层包括位于凹槽内壁表面的种子层、位于种子层表面填充满凹槽的体层、位于种子层和体层表面的盖帽层。可选的，所述种子层的厚度为20nm～30nm。可选的，所述盖帽层的厚度为10nm～20nm。可选的，所述体层内具有N型或P型掺杂离子，所述体层内的N型或P型掺杂离子的掺杂浓度为1E19atom/cm3～1E21atom/cm3；所述盖帽层内具有N型或P型掺杂离子，所述盖帽层内的N型或P型掺杂离子的掺杂浓度为1E19atom/cm3～1E21atom/cm3。可选的，采用选择性外延工艺形成所述应力层。可选的，所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl和H2，其中，锗源气体为GeH4，硅源气体包括SiH4或SiH2Cl2，锗源气体、硅源气体和HCl的气体流量为1sccm～1000sccm，H2的流量为0.1slm～50slm，所述选择性外延工艺的温度为500℃～800℃，压强为1Torr～100Torr，所述外延气体还包括掺杂气体，所述掺杂气体包括B2H6，所述掺杂气体的流量为1sccm～1000sccm。可选的，所述选择性外延工艺采用的外延气体包括硅源气体、碳源气体、HCl和H2，其中，碳源气体包括CH4，硅源气体包括SiH4或SiH2Cl2，碳源气体、硅源气体和HCl的气体流量为1sccm～1000sccm，H2的流量为0.1slm～50slm，所述选择性外延工艺的温度为500℃～800℃，压强为1Torr～100Torr，所述外延气体还包括掺杂气体，所述掺杂气体包括PH3，所述掺杂气体的流量为1sccm～1000sccm。可选的，所述半导体衬底表面具有凸起的鳍部，所述栅极结构横跨所述鳍部，所述凹槽形成于栅极结构两侧的鳍部内。可选的，所述凹槽具有与半导体衬底垂直的侧壁。可选的，采用干法刻蚀工艺形成所述凹槽。可选的，所述凹槽具有Σ形侧壁。可选的，在形成所述凹槽之前，对所述栅极结构两侧的半导体衬底进行轻掺杂离子注入，形成轻掺杂区。可选的，所述凹槽底部具有部分轻掺杂区。为解决上述问题，本专利技术的技术方案还提供一种测试结构的形成方法，包括：提供半导体衬底和测试衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；在形成所述凹槽的同时，采用与形成凹槽相同的工艺，对测试衬底表面进行处理，在测试衬底表面也形成非晶层；对所述凹槽底部以及测试衬底表面的非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽底部和测试衬底表面的晶体层上同时形成应力层。为解决上述问题，本专利技术的技术方案还提供一种测试方法，包括：提供测试结构，所述测试结构包括：半导体衬底和测试衬底、位于所述半导体衬底上的栅极结构、位于所述栅极结构两侧的半导体衬底内的凹槽、位于所述凹槽底部表面和测试衬底表面的晶体层、位于所述凹槽底部表面的晶体层以及测试衬底表面的晶体层上的应力层；通过测试所述测试衬底上的应力层的质量，获得凹槽内的应力层质量的信息。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，在半导体衬底上形成栅极结构之后，在栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部具有非晶层，然后通过退火处理，使所述非晶层转变为晶体层，然后再在所述凹槽内形成应力层。由于形成所述凹槽过程会对凹槽底部造成损伤，使得所述凹槽底部具有非晶层，直接在所述非晶层表面形成应力层，会使得所述应力层的沉积质量较差，从而影响形成的晶体管的性能。对所述非晶层进行退火处理，可以修复所述非晶层内的缺陷，从而使所述非晶层转变为晶体层，所述晶体层表面没有缺陷，从而可以提高后续在所晶体层表面形成的应力层的性质，提高最终形成的晶体管的性能。进一步，所述退火处理采用毫秒级退火工艺，与炉管退火等需要较长时间的退火工艺相比，所述退火处理采用的毫秒级退火工艺时间较短，可以避免在退火过程中，半导体衬底内的阱区或者掺杂区内的掺杂离子发生扩散，对最终形成的晶体管的性能造成影响。本专利技术的技术方案中还提供一种测试结构的形成方法，对所述测试衬底以及栅极结构两侧的半导体衬底进行相同的工艺处理，使所述测试衬底上的晶体层、本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；对所述非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽内的晶体层表面形成填充满所述凹槽的应力层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成栅极结构；
在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有
非晶层；
对所述非晶层进行退火处理，使所述非晶层变为晶体层；
在所述凹槽内的晶体层表面形成填充满所述凹槽的应力层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处
理为毫秒级退火工艺。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述退火处
理包括：尖峰退火或激光退火工艺。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述退火处
理的温度为800℃～1200℃，所述退火处理在N2、Ar或H2中的一种或几种
气体氛围中进行，所述气体的流量为0.1slm～100slm。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述应力层
的材料为SiGe或SiC。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述应力层
包括位于凹槽内壁表面的种子层、位于种子层表面填充满凹槽的体层、位
于种子层和体层表面的盖帽层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述种子层
的厚度为20nm～30nm。
8.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述盖帽层
的厚度为10nm～20nm。
9.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述体层内
具有N型或P型掺杂离子，所述体层内的N型或P型掺杂离子的掺杂浓度
为1E19atom/cm3～1E21atom/cm3；所述盖帽层内具有N型或P型掺杂离子，

\t所述盖帽层内的N型或P型掺杂离子的掺杂浓度为1E19
atom/cm3～1E21atom/cm3。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用选择性
外延工艺形成所述应力层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述选择性
外延工艺采用的外延气体包括锗源气体、硅源气体、HCl和H2，其中，锗
源气体为GeH4，硅源气体包括SiH4或SiH2Cl2，锗源气体、硅源气体和HCl
的气体流量为1sccm～1000sccm，H2的流量为0.1slm～50slm，所述选择性外
延工艺的温度为500℃～800℃，压强为1Torr～100Torr，所述外延气体还包
括掺杂气体，所述掺杂气体包括B2...

【专利技术属性】
技术研发人员：涂火金，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31