一种MOSFET器件制造技术

本实用新型专利技术涉及一种金属氧化物半导体场效应管（MOSFET），具体涉及低电压金属氧化物半导体场效应管，包括一衬底，该衬底上设有外延层，该外延层上设有沟槽式的氧化层，在该沟槽式的氧化层周围填充多晶硅形成多晶硅栅，构成槽栅区；该氧化层上设有硼磷硅酸层；该槽栅区位于掺杂阱的两侧；所述掺杂阱包括多个第一型掺杂阱和多个第二型掺杂阱，第一型掺杂阱和第二型掺杂阱相互接触；所述硼磷硅酸层上设有栅极金属层和源极金属层；该栅极金属层穿过硼磷硅酸层与所有多晶硅栅相连接，构成栅极；该源极金属层穿过硼磷硅酸层与所有第一型掺杂阱相连接，构成源极；所述的栅极与源极之间连接有齐纳二极管；所述齐纳二极管由多个第一型半导体和多个第二型半导体构成；所述齐纳二极管呈U型状，嵌于掺杂阱之间，并通过氧化层与掺杂阱绝缘；本实用新型专利技术可保护产品不受电力或静电的冲击，同时，可以使芯片密度最大化。

【技术实现步骤摘要】

本技术涉及一种金属氧化物半导体场效应管（MOSFET），具体涉及低电压金属氧化物半导体场效应管。
技术介绍
MOSFET(Metal-oxide-semiconductorfieldeffecttransistor,金属-氧化物-半导体场效应管)具有开关速度快、频率性能好、输入阻抗高、驱动功率小、温度特性好等优势，在高频领域应用非常广泛。在工艺上，经过多年的改善，MOSFET产品已经从最初的L-DMOS(横向平面双扩散)结构，逐步发展到目前较为先进的VDMOS(纵向平面双扩散)及trenchMOS（槽栅）结构；然而，由于MOSFET产品尺寸不断减小，其栅极氧化层的厚度也在不断下降，导致栅极氧化层被ESD（静电放电）或系统过电压击穿的概率也明显提高。从本世纪初开始，人们通过在MOSFET的栅极及源极之间引入一组齐纳二极管来增加其防静电能力；此后又经过对齐纳二极管结构的部分升级改造，使其防静电能力逐步增强。齐纳二极管是在多晶硅栅形成后单独构建的，该二极管的存在使MOSFET表面形成一定的高度差。在这种结构下，元胞尺寸的缩小变得更加困难，元胞密度的提升受到限制。
技术实现思路
本技术的目的是针对现有技术的不足，提供一种防静电能力强，元胞尺寸小、密度高的MOSFET器件。为了实现上述目的，本技术采用的技术方案是：一种MOSFET器件，包括一衬底，该衬底上设有外延层，该外延层上设有沟槽式的氧化层，在该沟槽式的氧化层内填充多晶硅形成多晶硅栅，构成槽栅区；该氧化层上设有硼磷硅酸层；该槽栅区位于掺杂阱的两侧；所述掺杂阱包括多个第一型掺杂阱和多个第二型掺杂阱，第一型掺杂阱和第二型掺杂阱相互接触；所述硼磷硅酸层上设有栅极金属层和源极金属层；该栅极金属层穿过硼磷硅酸层与所有多晶硅栅相连接，构成栅极；该源极金属层穿过硼磷硅酸层与所有第一型掺杂阱相连接，构成源极；所述的栅极与源极之间连接有齐纳二极管；所述齐纳二极管由多个第一型半导体和多个第二型半导体构成；所述齐纳二极管呈U型状，嵌于掺杂阱之间，并通过氧化层与掺杂阱绝缘；进一步地，所述第一型掺杂阱为N型掺杂阱，第二型掺杂阱为P型掺杂阱。进一步地，所述齐纳二极管的第一型半导体为N型半导体，齐纳二极管的第二型半导体为P型单导体；进一步地，所述N型掺杂阱和齐纳二级管的N型半导体通过光刻及砷掺杂工艺形成。进一步地，所述P型掺杂阱和齐纳二级管的P型半导体通过硼离子掺杂工艺形成。进一步地，所述衬底为N衬底。进一步地，所述外延层为N型外延层。本技术的有益效果是：本技术在栅极和源极之间设有一个齐纳二极管，该齐纳二极管为内藏式，构造在晶圆表面之下；该齐纳二极管可保护产品不受电力或静电的冲击，同时，可以使芯片密度最大化，且制造本技术的工艺较为简单，可提升生产效率并降低生产成本。附图说明图1为本技术的横截面示意图。图中：1、N型衬底2、N型外延层3、氧化层4、P型掺杂阱5、多晶硅栅6、硼磷硅酸层7、栅极金属层8、源极金属层9、漏极金属层10、N型掺杂阱。具体实施方式如图所示，本技术从下层至上层依次包括漏极金属层9、N型衬底1、N型外延层2、氧化层3、P型掺杂阱4、多晶硅栅5、N型掺杂阱10、硼磷硅酸层6、栅极金属7和源极金属8。所述N型外延层制作于所述N型衬底上，该N型衬底下通过金属沉积工序形成一层漏极金属层，该N型外延层上利用Trench光刻板，经过光刻/蚀刻等工艺形成沟槽并生成氧化层。与普通Trench光刻不同，该结构中，Trench光刻板在设计上已整合加入新的沟槽空间，用于后续制程中形成内藏式齐纳二极管。在所述氧化层周围通过低压沉积多晶硅(LPPOLY)、poly光刻/蚀刻等工序后，产生多晶硅栅；所述多晶硅栅与其周围氧化层构成槽栅区；槽栅区两侧为掺杂阱区，该掺杂阱区包括多个N型掺杂阱和多个P型掺杂阱，N型掺杂阱和P型掺杂阱相互接触；所述P型掺杂阱经硼离子掺杂形成，形成P型掺杂阱时同时形成属于齐纳二极管的P型半导体部分，所述N型掺杂阱利用NSD光刻板，经过光刻、砷离子注入等形成，形成N型掺杂阱时同时形成属于齐纳二极管的N型半导体部分。在氧化层上通过进行硼磷硅酸（BPTEOS）沉积后形成硼磷硅酸层。在上述硼磷硅酸层上通过接触孔光刻/蚀刻工序、金属沉积等工序形成栅极金属层、源极金属层，该栅极金属层和源极金属层不接触，该栅极金属层穿过硼磷硅酸层与多晶硅栅相连接，构成栅极；所述源极金属穿过硼磷硅酸层与N型掺杂阱相连接，构成源极。在栅极金属层和源极金属层形成后通过铝层光刻及后续工序处理后最终完成。本技术仅使用五层光刻板（Trench光刻板、poly光刻板、NSD光刻板、接触孔光刻、铝层光刻）即可完成，减少了工序提高了生产效率并降低了生产成本。本技术的齐纳二极管可保护产品不受电力或静电的冲击，同时，可以使芯片密度最大化。本文档来自技高网...

【技术保护点】
一种MOSFET器件，包括一衬底，该衬底上设有外延层，该外延层上设有沟槽式的氧化层，在该沟槽式的氧化层内填充多晶硅形成多晶硅栅，构成槽栅区；该氧化层上设有硼磷硅酸层；该槽栅区位于掺杂阱的两侧；所述掺杂阱包括多个第一型掺杂阱和多个第二型掺杂阱，第一型掺杂阱和第二型掺杂阱相互接触；所述硼磷硅酸层上设有栅极金属层和源极金属层；该栅极金属层穿过硼磷硅酸层与所有多晶硅栅相连接，构成栅极；该源极金属层穿过硼磷硅酸层与所有第一型掺杂阱相连接，构成源极；所述的栅极与源极之间连接有齐纳二极管；所述齐纳二极管由多个第一型半导体和多个第二型半导体构成；所述齐纳二极管呈U型状，嵌于掺杂阱之间，并通过氧化层与掺杂阱绝缘。

【技术特征摘要】
1.一种MOSFET器件，包括一衬底，该衬底上设有外延层，该外延层上设有沟槽式的氧化
层，在该沟槽式的氧化层内填充多晶硅形成多晶硅栅，构成槽栅区；该氧化层上设有硼磷硅
酸层；该槽栅区位于掺杂阱的两侧；所述掺杂阱包括多个第一型掺杂阱和多个第二型掺杂
阱，第一型掺杂阱和第二型掺杂阱相互接触；所述硼磷硅酸层上设有栅极金属层和源极金
属层；该栅极金属层穿过硼磷硅酸层与所有多晶硅栅相连接，构成栅极；该源极金属层穿过
硼磷硅酸层与所有第一型掺杂阱相连接，构成源极；所述的栅极与源极之间连接有齐纳二
极管；所述齐纳二极管由多个第一型半导体和多个第二型半导体构成；所述齐纳二极管呈U
型状，嵌于掺杂阱之间，并通过氧化层与掺杂阱绝缘。
2.根据权利要求1所述的一种MOS...

【专利技术属性】
技术研发人员：金成汉，
申请(专利权)人：南京晟芯半导体有限公司，
类型：新型
国别省市：江苏;32