鲁棒高性能半导体封装制造技术

本申请涉及鲁棒高性能半导体封装。一种半导体封装包括悬置衬底，其上具有一个或多个半导体器件；金属外壳，覆盖悬置衬底；悬置衬底由半导体封装的相对侧上的多个机械引线支撑；多个机械引线中的至少一个具有与悬置衬底的热膨胀系数(CTE)基本上匹配的CTE，其中多个机械引线中的至少一个被电连接到悬置衬底，并且其中多个机械引线吸收机械冲击，以便防止对半导体封装的损坏。该半导体封装还包括在悬置衬底与所述金属外壳之间的热凝胶。悬置衬底可以是印刷电路板。金属外壳包括用于将热远离半导体封装转移的安装吊耳。

Robust high performance semiconductor package

This application relates to a robust high performance semiconductor package. A semiconductor package includes a mounting substrate, one or more semiconductor devices having a metal shell covering; mounting substrate; hanging a plurality of mechanical lead substrate by the relative side of the semiconductor package support; at least one of a plurality of mechanical leads with suspended substrate (coefficient of thermal expansion basically, CTE, CTE), wherein a plurality of at least one of the mechanical lead is electrically connected to the mounting substrate, wherein a plurality of lead absorption and mechanical mechanical shock, so as to prevent damage to the semiconductor package. The semiconductor package also includes a thermal gel between the suspended substrate and the metal housing. Suspension substrate can be printed circuit board. The metal housing includes a mounting lug for transferring heat away from the semiconductor package.

【技术实现步骤摘要】
本申请要求2015年7月24日提交的序号为62/196,799、题为“RobustHighPerformanceSemiconductorPackage”的临时专利申请的权益和优先权。该临时申请中的公开此处以引证的方式完全并入到本申请中。
本申请涉及半导体封装，并且更具体地涉及鲁棒高性能半导体封装。
技术介绍
半导体功率模块控制到电路和设备(诸如电机、致动器、控制器等)的电功率。当针对在极端环境或严酷环境中(诸如在高性能车辆、航空器、航天飞机和卫星中)的使用需要高可靠性时，重要的是提供机械鲁棒并且热有效的半导体封装。例如，在一些空间应用和卫星应用中，具有功率半导体器件的半导体封装需要高热导率的封装，以便维持器件的有用操作。然而，具有良好热特性的大部分封装材料没有提供衬底与封装之间匹配的热膨胀系数(CTE)。在常规半导体封装中，衬底使用硬件和硬焊膏附接到封装，这使半导体封装坚硬且易于受到由例如机械冲击造成的损害。封装与衬底之间的接触点用掉衬底的有限可用区域。而且，由于衬底与封装材料之间的热膨胀系数(CTE)的失配，衬底和封装遭受不同速率的体积膨胀和收缩，从而引入可能损坏衬底上的功率半导体器件和电路装置的热应力。因此，需要通过提供热有效且耐冲击的鲁棒高性能半导体封装来克服本领域中的缺点和缺陷。
技术实现思路
本公开涉及一种鲁棒高性能半导体封装，其基本上如附图中的至少一个所示和/或与附图中的至少一个结合描述，并且如权利要求中阐述。附图说明图1A例示了根据本申请的一个实施方式的衬底组件的侧视图。图1B例示了根据本申请的一个实施方式的衬底组件的俯视图。图1C例示了根据本申请的一个实施方式的衬底组件的仰视图。图2A例示了根据本申请的一个实施方式的半导体封装的透视图。图2B例示了根据本申请的一个实施方式的半导体封装的截面图。图3例示了根据本申请的一个实施方式的半导体封装的截面图。具体实施方式以下描述含有关于本公开的实施方式的具体信息。本申请中的附图及其随附的详细描述仅针对示例性实施方式。除非以其他方式陈述，否则附图之中的类似或对应的元件可以由类似或对应的附图标记来指示。而且，本申请中的附图和例示通常不是按比例，并且不旨在对应于实际的相对尺寸。图1A例示了根据本申请的一个实施方式的衬底组件的侧视图。如图1A所示，衬底组件110包括衬底102和衬底102上集成的各种电气部件和半导体器件。例如，如图1A-图1C所示，变压器104a和104b、环形电感器105、钽电容器106、陶瓷电容器堆叠107a和107b以及各种电气部件和半导体器件位于衬底102的顶面103a上。半导体器件108a和108b以及各种电气部件和半导体器件位于衬底102的底面103b上。在一个实施方式中，衬底组件110可以包括功率转换电路，诸如形成于其上的负载点转换器。例如，衬底组件110可以包括脉冲宽度调制器，脉冲宽度调制器被配置为生成控制信号，控制信号是脉冲宽度调制后的控制信号。在一个实施方式中，脉冲宽度调制器可以执行两相和/或三相的脉冲宽度调制，以驱动衬底组件110中集成的逆变器电路(例如，具有两相或三相桥接电路)。在另一个实施方式中，衬底组件110可以是具有裸露半导体管芯和直接附接到裸露半导体管芯的封装的集成电路的混合组件。在本实施方式中，衬底102是具有顶面103a和底面103b的双面衬底。在一个实施方式中，衬底102是单个衬底，诸如印刷电路板(PCB)，这允许一个或多个半导体管芯和电路元件被附接到衬底的两面。通过使用例如成分均匀的单个衬底的两面，衬底102不需要例如使用铜将两个衬底接合在一起的晶片接合步骤，从而降低制造复杂性和成本。在一个实施方式中，衬底102是由氧化铍(BeO)制成的厚膜衬底。在另一个实施方式中，衬底102可以包括其他合适的介电材料，诸如氧化铝(AlO)。如图1B所示，变压器104a和104b、环形电感器105、钽电容器106、陶瓷电容器堆叠107a和107b以及各种电气部件和半导体器件形成在衬底102的顶面103a上。在一个实施方式中，变压器104a和104b被配置为例如增大或减小它们各自电源的电压和/或电流水平。在一个实施方式中，环形电感器105被配置为例如过滤和减小衬底组件110中形成的电路装置中的噪声。在一个实施方式中，钽电容器106被配置为例如减小衬底组件110中形成的负载点转换器的输出噪声。在一个实施方式中，陶瓷电容器堆叠107a和107b被配置为例如过滤衬底组件110中形成的负载点转换器的输入噪声。如图1C所示，半导体器件108a和108b以及各种电气部件和半导体器件位于衬底102的底面103b上。在本实施方式中，半导体器件108a和108b可以各包括一个或多个半导体管芯。例如，各个半导体管芯可以包括脉冲宽度调制器和脉冲宽度调制器上单片集成的各种其他电路(图1C中未明确地示出)。在一个实施方式中，半导体器件108a和108b中的半导体管芯可以包括硅。在另一个实施方式中，半导体器件108a和108b中的半导体管芯可以包括诸如蓝宝石上硅(SOS)、碳化硅(SiC)等的其他合适的半导体材料。在另一个实施方式中，半导体器件108a和108b中的半导体管芯可以包括诸如III-V族材料(例如，GaN和AlGaN)等的其他合适的半导体材料。在一个实施方式中，半导体器件108a和108b可以各包括一个或多个功率半导体器件(图1C中未明确地示出)。例如，半导体器件108a和108b可以各包括横向和/或垂直导电功率半导体器件，诸如场效应晶体管(FET)或绝缘栅双极晶体管(IGBT)等。如图1C所示，半导体器件108a和108b被表面安装到衬底102的底面103b。在一个实施方式中，半导体器件108a和108b中的至少一个借助衬底102中的一个或多个衬底通孔(TSV)(图1A-图1C中未明确地示出)电耦合到衬底102的顶面103a上的一个或多个电路元件。在一个实施方式中，一个或多个TSV可以用于以任意期望的方式在衬底102的顶面103a上的各种电路元件与衬底102的底面103b上的半导体器件之间提供路由和/或电连接。现在参照图2A，图2A例示了根据本申请的一个实施方式的半导体封装的透视图。半导体封装200包括金属外壳212、衬底组件210、热凝胶214、侧壁间隔件216a和216b、机械引线218和气密盖220。在本实施方式中，衬底组件210对应于图1A-图1C中所示的衬底组件110。如图2A所示，衬底组件210包括衬底202和衬底202上集成的各种电气部件和半导体器件。例如，变压器204a和204b、环形电感器205、钽电容器206、陶瓷电容器堆叠207a和207b以及各种电气部件和半导体器件位于衬底202的顶面203a上。虽然图2A中没有明确地示出，但应当理解的是半导体器件(诸如半导体器件108a和108b以及图1C所示的各种电气部件和半导体器件)位于衬底202的底面203b上。如图2A所示，金属外壳212包括顶部222、侧壁224a、224b、224c和224d(下文中总称为“侧壁224”)以及安装吊耳213a、213b、213c和213d(下文中总称为“安装吊耳213”)。在一个实施方式中，金属外壳212本文档来自技高网...

【技术保护点】
一种半导体封装，包括：悬置衬底，其上具有一个或多个半导体器件；金属外壳，覆盖所述悬置衬底；所述悬置衬底由所述半导体封装的相对侧上的多个机械引线支撑；所述多个机械引线中的至少一个具有与所述悬置衬底的热膨胀系数(CTE)基本上匹配的CTE。

【技术特征摘要】
2015.07.24 US 62/196,799;2016.05.06 US 15/148,1441.一种半导体封装，包括：悬置衬底，其上具有一个或多个半导体器件；金属外壳，覆盖所述悬置衬底；所述悬置衬底由所述半导体封装的相对侧上的多个机械引线支撑；所述多个机械引线中的至少一个具有与所述悬置衬底的热膨胀系数(CTE)基本上匹配的CTE。2.根据权利要求1所述的半导体封装，其中所述多个机械引线中的至少一个被电连接到所述悬置衬底。3.根据权利要求1所述的半导体封装，其中所述多个机械引线中的每一个具有与所述悬置衬底的CTE基本上匹配的CTE。4.根据权利要求1所述的半导体封装，其中所述多个机械引线吸收机械冲击，以便防止对所述半导体封装的损坏。5.根据权利要求1所述的半导体封装，还包括在所述悬置衬底与所述金属外壳之间的热凝胶。6.根据权利要求1所述的半导体封装，其中所述悬置衬底是印刷电路板。7.根据权利要求1所述的半导体封装，其中所述金属外壳包括用于将热远离所述半导体封装转移的安装吊耳。8.一种半导体封装，包括：悬置衬底，其上具有一个或多个半导体器件；金属外壳，覆盖所述悬置衬底；所述悬置衬底由所述半导体封装的相对侧上的多个机械引线支撑；所述多个机械引线中的至少一个具有水平部分，所述水平部分在所述悬置衬底下延伸并且被附接到所述悬置衬底；所述多个机械引线具有与所述悬置衬底的热膨胀系数(CTE)基本上匹配的CTE。9.根据权利要...

【专利技术属性】
技术研发人员：W·帕廷顿，
申请(专利权)人：英飞凌科技美国公司，
类型：发明
国别省市：美国;US