CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端制造技术

技术编号:14529915 阅读:157 留言:0更新日期:2017-02-02 12:31
本发明专利技术公开了一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端,其包括:四路结构相同具有独立移相的接收前端链路及一个信号合成器,其每一接收前端链路包括:低噪声放大器LAN、无源移相器PS及增益补偿放大器AMP;通过四路可对信号相位独立调节的接收前端链路,能够在信号合成器输出端口得到指定方向信号,并对旁瓣信号进行衰减,提供较好的抗干扰性能。整个接收前端在26‑ 29GHz频段内增益20dB,噪声小于6dB,输入输出反射系数小于‑10dB,1.8V电压下功耗120mW。

【技术实现步骤摘要】

本专利技术属于毫米波集成电路设计的
,尤其是一种互补金属氧化物半导体具有有抗干扰能力CMOS全集成Ka波段全射频结构相控阵接收前端,可用于高速无线通信系统中。
技术介绍
近年来,随着宽带业务,尤其是宽带多媒体业务需求的高速增长,采用L波段(1~2GHz)或者C波段(4~8GHz)等低波段的无线通信系统已经趋于饱和,而且较低波段不能适应高速率、大宽带的通信系统,这就迫使国内外学者转向研究毫米波波段(30~300GHz)无线通信。毫米波波段具有极宽的带宽,这在频率资源紧张的今天无疑极具吸引力。在相同天线尺寸下毫米波的波束要比微波的波束窄得多,因此具有更高的分辨率。和微波相比,毫米波元器件的尺寸要小得多,因此毫米波系统更容易小型化。且与激光相比,毫米波的传播受气候的影响要小得多,可以认为具有全天候特性。因此,毫米波通信成为近年无线通信的研究热点。Ka波段毫米波(26.5~40GHz)无线通信因其自身的优势成为未来宽带卫星通信及第五代(5G)移动通信的发展趋势,其优点有:带宽充裕(理论带宽有3.5GHz)、通信容量大、实现波束窄、设备体积小以及抗干扰能力强等。因此,Ka频段卫星通信系统可为高速卫星通信、千兆比特级宽带数字传输、高清晰度电视(HDTV)、卫星新闻采集(SNG)、VSAT业务、直接到家庭(DTH)业务及个人卫星通信等新业务提供一种崭新的手段。三星和韩国SK电讯此前已完成基于28GHz毫米波的第五代(5G)移动通信系统的测试,但这离5G移动通信技术的正式商用仍存在距离。所以,研究Ka波段具有重要的意义。然而,Ka波段最大的缺点是链路降雨损耗较严重,最大可达30dB,对传输信号的幅度相位造成影响,进而造成通信系统传输质量以及系统性能的恶化。正是由于Ka波段的此种衰减特性,造成了可用信号极易受干扰信号的干扰,而造成通信系统失灵。这就对要求通讯系统中接收机具有抗干扰能力,而且对微小信号的合成也提出了要求。而Ka波段毫米波接收前端作为Ka波段毫米波无线通信系统中接收机的重要模块,其性能的好坏对整个通信系统的性能影响非常大。近年来于GaAs、InP等III-V族半导体工艺和BiCMOS工艺实现的Ka-band接收前端相控阵已有成功案例,但其成本较高、功耗较大。相比之下,CMOS工艺下具有集成度高、成本及功耗低等优点,可以实现毫米波前端电路和基带电路的集成,在SoC系统集成上具有显著优势。但CMOS工艺衬底损耗大,这给高品质因子无源器件的设计带来挑战;且CMOS工艺下有源器件的截止频率相对较低,基于CMOS工艺实现高性能的Ka波段毫米波接收前端相控阵始终是一大难点。
技术实现思路
本专利技术的目的是提供一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端。本专利技术的目的是这样实现的:一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端,特点是:所述抗干扰接收前端包括:四路结构相同具有独立移相的接收前端链路,其每一链路包括:低噪声放大器LAN,采用两级共源共栅结构,输入端连接输入信号,输出端连接无源移相器PS的输入端;无源移相器PS,采用四比特结构,通过控制位可对信号相位进行22.5度、45度、67.5度、90度、112.5度、135度、157.5度、180度、202.5度、225度、247.5度、270度、292.5度、315度或337.5度的移相,输出端接增益补偿放大器AMP的输入端;增益补偿放大器AMP,采用一级共源共栅结构;输出接信号合成器的一个输入端;一个信号合成器,采用四分之一波长共面波导传输线结构,通过三个结构相同的两路合成器组成一个四路合成器。所述低噪声放大器LNA具体为:第一电感LG1两端分别接RFIN端和第一NMOS管M1的栅极;第二电感的LS两端分别接第一NMOS管M1的源极和接地GND;第一NMOS管M1的漏极接第二NMOS管M2的源极;第二NMOS管M2的栅极接电源VDD;第三电感LD1的两端分别接第二NMOS管M2的漏极和电源VDD;第一MIM电容C1的两端分别接第二NMOS管M2的漏极和第三NMOS管M3的栅极;第三NMOS管M3的源极接地GND,漏极接第四NMOS管M4的源极;第四电感LD2的两端分别接第四NMOS管M4的漏极和电源VDD;第二MIM电容C2的两端分别接第四NMOS管M4的漏极和无源移相器中第六NMOS管M6的漏极;第一电阻R1的两端分别接第一NMOS管M1的栅极和偏置端VG1;第二电阻R2的两端分别接第三NMOS管M3的栅极和偏置端VG2。所述无源移相器PS由独立控制的第一移相单元180-bit单元、第二移相单元90-bit、第三移相单元45-bit及第四移相单元22.5-bit组成,具体为:第一移相单元180-bit中,第五电感L1的两端分别接第六NMOS管M6的源极和漏极;第六NMOS管M6的栅极接控制位VC1;第三电容C3的两端分别接第六NMOS管M6的漏极和第五NMOS管M5的漏极;第四电容C4的两端分别接第六NMOS管M6的源极和第五NMOS管M5的漏极;第六电感L2的两端分别接第五NMOS管M5的源极和漏极;第五NMOS管M5的栅极接控制位VC2,源极接地GND;第七电感L3的两端分别接第八NMOS管M8的源极和漏极;第八NMOS管M8的漏极接第六NMOS管M6的源极、栅极接控制位VC1;第五电容C5的两端分别接第八NMOS管M8的漏极和第七NMOS管M7的漏极;第六电容C6的两端分别接第八NMOS管M8的源极和第七NMOS管M7的漏极;第八电感L4的两端分别接第七NMOS管M7的源极和漏极;第七NMOS管M7的栅极接控制位VC2、源极接地GND;第二移相单元90-bit中,第九电感L5的两端分别接第十NMOS管M10源极和漏极;第十NMOS管M10的栅极接控制位VC3、漏极接第一移相单元180-bit中第八NMOS管M8的源极;第七电容C7的两端分别接第十NMOS管M10的漏极和第九NMOS管M9的漏极;第八电容C8的两端分别接第十NMOS管M10的源极和第九NMOS管M9的漏极;第十电感L6的两端分别接第九NMOS管M9的源极和漏极;第九NMOS管M9的栅极接控制位VC4、源极接地GND;第三移相单元45-bit中,第十一电感L7的两端分别接第十二NMOS管M12源极和漏极;第十二NMOS管M12的栅极接控制位VC5、漏极接第二移相单元90-bit中第十NMOS管M10的源极;第九电容C9的两端分别接第十二NMOS管M12的漏极和第十一NMOS管M11的漏极;第十电容C10的两端分别接第十二NMOS管M12的源极和第十一NMOS管M11的漏极;第十二电感L8的两端分别接第十一NMOS管M11的源极和漏极;第十一NMOS管M11的栅极接控制位VC6、源极接地GND;第四移相单元22.5-bit中,第十三电感L9的两端分别接第十四NMOS管M14源极和漏极;第十四NMOS管M14的栅极接控制位VC7、漏极接第三移相单元45-bit中第十二NMOS管M12的源极;第十一电容C11的两端分别接第十四NMOS管M14的漏极和第十三NMOS管M13的漏极;第十二电容C12的两端分别接第十四NMOS管M14的源极和第十三NMOS管M13的漏极;第本文档来自技高网
...

【技术保护点】
一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端,其特征在于,所述抗干扰接收前端包括:四路结构相同具有独立移相的接收前端链路,其每一链路包括:低噪声放大器LAN,采用两级共源共栅结构,输入端连接输入信号,输出端连接无源移相器PS的输入端;无源移相器PS,采用四比特结构,通过控制位可对信号相位进行22.5度、45度、67.5度、90度、112.5度、135度、157.5度、180度、202.5度、225度、247.5度、270度、292.5度、315度或337.5度的移相,输出端接增益补偿放大器AMP的输出入端;增益补偿放大器AMP,采用一级共源共栅结构;输出接信号合成器的一个输入端;一个信号合成器,采用四分之一波长共面波导传输线结构,通过三个结构相同的两路合成器组成一个四路合成器。

【技术特征摘要】
1.一种CMOS全集成Ka波段全射频结构相控阵抗干扰接收前端,其特征在于,所述抗干扰接收前端包括:四路结构相同具有独立移相的接收前端链路,其每一链路包括:低噪声放大器LAN,采用两级共源共栅结构,输入端连接输入信号,输出端连接无源移相器PS的输入端;无源移相器PS,采用四比特结构,通过控制位可对信号相位进行22.5度、45度、67.5度、90度、112.5度、135度、157.5度、180度、202.5度、225度、247.5度、270度、292.5度、315度或337.5度的移相,输出端接增益补偿放大器AMP的输出入端;增益补偿放大器AMP,采用一级共源共栅结构;输出接信号合成器的一个输入端;一个信号合成器,采用四分之一波长共面波导传输线结构,通过三个结构相同的两路合成器组成一个四路合成器。2.根据权利要求1所述的接收前端,其特征在于所述低噪声放大器LNA具体为:第一电感LG1两端分别接RFIN端和第一NMOS管M1的栅极;第二电感的LS两端分别接第一NMOS管M1的源极和接地GND;第一NMOS管M1的漏极接第二NMOS管M2的源极;第二NMOS管M2的栅极接电源VDD;第三电感LD1的两端分别接第二NMOS管M2的漏极和电源VDD;第一MIM电容C1的两端分别接第二NMOS管M2的漏极和第三NMOS管M3的栅极;第三NMOS管M3的源极接地GND,漏极接第四NMOS管M4的源极;第四电感LD2的两端分别接第四NMOS管M4的漏极和电源VDD;第二MIM电容C2的两端分别接第四NMOS管M4的漏极和无源移相器中第六NMOS管M6的漏极;第一电阻R1的两端分别接第一NMOS管M1的栅极和偏置VG1端;第二电阻R2的两端分别接第三NMOS管M3的栅极和偏置VG2端。3.根据权利要求1所述的接收前端,其特征在于所述无源移相器PS由独立控制的第一移相单元180-bit单元、第二移相单元90-bit、第三移相单元45-bit及第四移相单元22.5-bit组成,具体为:第一移相单元180-bit中,第五电感L1的两端分别接第六NMOS管M6的源极和漏极;第六NMOS管M6的栅极接控制位VC1;第三电容C3的两端分别接第六NMOS管M6的漏极和第五NMOS管M5的漏极;第四电容C4的两端分别接第六NMOS管M6的源极和第五NMOS管M5的漏极;第六电感L2的两端分别接第五NMOS管M5的源极和漏极;第五NMOS管M5的栅极接控制位VC2,源极接地GND;第七电感L3的两端分别接第八NMOS管M8的源极和漏极;第八NMOS管M8的漏极接第六NMOS管M6的源极、栅极接控制位VC1;第五电容C5的两端分别接第八NMO...

【专利技术属性】
技术研发人员:张润曦石春琦沈天宇
申请(专利权)人:华东师范大学
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1