数据处理设备和光传送网络交换机制造技术

本发明专利技术公开了一种数据处理设备和OTN交换机，能够提高数据处理性能。该数据处理设备包括：多个处理元素，该多个处理元素中的每个处理元素包括比特交织单元和至少一个ALU，其中，该比特交织单元用于根据多个连续比特的当前帧头偏移信息，确定由该多个连续比特组成的至少一个比特组中每个比特组对应的目标输出端口，以及从该对应的目标输出端口输出该每个比特组，其中，该至少一个比特组中每个比特组包括该多个连续比特中的至少一个连续比特；该至少一个ALU中的至少一个目标ALU用于接收该比特交织单元传输的该至少一个比特组中的至少一个第一比特组，并对该至少一个第一比特组执行指令，以获得指令执行结果。

【技术实现步骤摘要】

本专利技术涉及通信领域，并且更具体地，涉及数据处理设备和光传送网络交换机。
技术介绍
为了降低网络的资本支出(Capex或Opex)，业界提出了软件定义网络(SoftwareDefinedNetwork，SDN)以及网络功能虚拟化(Networkfunctionvirtualization，NFV)技术，通过分离通信设备的数据面和控制面，标准化硬件架构，开放接口和可编程能力，来简化设备实现和运营维护，加速网络业务的创新和部署，发挥信息技术(InformationTechnology，IT)的规模优势。在现有的SDN中，网络上层业务功能以软件方式实现，并能在一系列的工业标准服务器硬件上运行，可以根据需要进行迁移、实例化，并且部署在网络的不同位置，而不需要安装新设备，一般采用基于X86架构的服务器作为其实现的基础；在网络转发层，采用标准化接口，转发平面只包括基本的指令集和表资源，而转发流程和业务都由远程控制器进行加载部署，一般采用网络处理器(NetworkProcessor，NP)或协议独立转发(ProtocolIndependentForwarding，PIF)处理器作为其实现的基础；网络L1层主要负责对物理层的比特流进行时钟数据恢复和同步、速率适配映射、复用、成帧和前向误差校正(ForwardErrorCorrection，FEC)等处理，一般采用专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)来实现其功能，设备对用户是一种黑盒状态，用户仅能做一些配置管理工作。随着技术的发展，L1层数据面需要破除固化的功能实现，打破设备的黑盒状态，业界提出采用NP或者PIF芯片来实现L1的业务功能。NP多采用专用于分组数据平面处理的优化设计的精简指令集计算机(ReducedInstructionSetComputer，RISC)处理器作为处理引擎，通过微码编程来完成业务处理。NP的编程颗粒为RISC处理器，在程序计数器的控制下执行程序指令，访问数据存储单元，来完成业务处理。该结构下的内存墙成为数据比特流处理的最大障碍，无法满足L1层对比特流处理的性能要求。
技术实现思路
本专利技术实施例提供了一种数据处理设备和OTN交换机，能够提高数据处理性能。第一方面，提供了一种数据处理设备，包括：多个处理元素，该多个处理元素中的每个处理元素包括比特交织单元和至少一个ALU，该比特交织单元的至少一个输出端口与该至少一个ALU一一对应，其中，该比特交织单元用于根据多个连续比特的当前帧头偏移信息，确定由该多个连续比特组成的至少一个比特组中每个比特组对应的目标输出端口，以及从该对应的目标输出端口输出该每个比特组，其中，该至少一个比特组中每个比特组包括该多个连续比特中的至少一个连续比特；该至少一个ALU中的至少一个目标ALU用于接收该比特交织单元传输的该至少一个比特组中的至少一个第一比特组，并对该至少一个第一比特组执行指令，以获得指令执行结果，其中，该至少一个目标ALU与该至少一个比特组对应的至少一个目标输出端口相对应。在第一种可能的实现方式中，该设备存储有预设帧头偏移值与输出端口之间的对应关系；该比特交织单元具体用于根据该多个连续比特的当前帧头偏移信息以及该预设帧头偏移值与输出端口之间的对应关系，确定该至少一个比特组中每个比特组的目标输出端口。结合上述可能的实现方式，在第二种可能的实现方式中，该预设帧头偏移值以M个比特为单位，M≥1，该比特交织单元具体用于：根据该多个连续比特的当前帧头偏移信息，确定该至少一个比特组中的每个比特组的帧头偏移值，其中，该至少一个比特组中的每个比特组包括M个连续比特；确定该预设帧头偏移值与输出端口之间的对应关系中与该每个比特组的帧头偏移值相对应的输出端口；将该对应的输出端口确定为该每个比特组的目标输出端口。结合上述可能的实现方式，在第三种可能的实现方式中，该多个处理元素中的每个处理元素存储有该预设帧头偏移值与输出端口之间的对应关系。结合上述可能的实现方式，在第四种可能的实现方式中，该设备还存储有多个指令参数；该比特交织单元还用于根据该多个连续比特的当前帧头偏移信息，确定该至少一个比特组中的每个比特组的指令参数存储地址，并通过与该至少一个目标ALU中每个目标ALU对应的目标输出端口向该每个目标ALU发送指示信息，该指示信息用于指示该每个目标ALU接收到的第一比特组的指令参数存储地址；该至少一个目标ALU中的每个目标ALU还用于在对接收到的第一比特组执行指令之前，从该比特交织单元发送的指示信息所指示的指令参数存储地址获取指令参数，并根据获取到的该指令参数对接收到的第一比特执行该指令。结合上述可能的实现方式，在第五种可能的实现方式中，该比特交织单元还用于通过该比特交织单元所属处理元素的输出端输出该多个连续比特的当前帧头偏移信息。结合上述可能的实现方式，在第六种可能的实现方式中，该多个处理元素中的每个处理元素还包括转换单元，其中，该转换单元的输入端与该比特交织单元的至少一个输出端口连接，并且该转换单元的输出端与该转换单元所属处理元素的输出端连接；该比特交织单元还用于在确定该至少一个比特组中的至少一个第二比特组的目标输出端口与该转换单元相对应时，通过与该转换单元对应的目标输出端口向该转换单元传输该至少一个第二比特组；该转换单元用于将接收到的该至少一个第二比特组传输至该转换单元所属处理元素的输出端。结合上述可能的实现方式，在第七种可能的实现方式中，该多个处理元素呈Mesh结构。结合上述可能的实现方式，在第八种可能的实现方式中，该多个处理元素包括至少一个第一处理元素和至少一个第二处理元素，其中，该至少一个第一处理元素中的每个第一处理元素的输出端与该至少一个第二处理元素中的所有第二处理元素的输入端连接。结合上述可能的实现方式，在第九种可能的实现方式中，该设备还包括输入单元，该输入单元的输出端与该多个处理元素中的第三处理元素的输入端连接，其中，该输入单元用于对并行比特流进行定帧处理，以确定该并行比特流的帧头位置；该输入单元还用于向该第三处理元素发送该并行比特流中的多个连续比特以及该多个连续比特的第一帧头偏移信息；该第三处理元素的比特交织单元具体用于接收该输入单元传输的多个连续比特和该多个连续比特的第一帧头偏移信息，并将接收到的该多个连续比特的第一帧头偏移信息确定为该多个连续比特的当前帧头偏移信息。结合上述可能的实现方式，在第十种可能的实现方式中，该多个处理元素包括至少一个第四处理元素和第五处理元素，该至少一个第四处理元素中每个第四处理单元的输出端与该第五处理元素的输入端连接，其中，该第五处理元素的比特交织单元具体用于：接收该至少一个第四处理元素传输的多个连续比特，其中，该多个连续比特是该至少一个第四处理元素通过对接收到的至少一个连续比特进行处理获得的；根据该多个连续比特的至少一个输入端口，确定本地的多个时隙位置中与该多个连续比特对应的至少一个时隙位置；根据该至少一个时隙位置的帧头偏移信息，确定该多个连续比特的当前帧头偏移信息。结合上述可能的实现方式，在第十种可能的实现方式中，该多个连续比特的当前帧头偏移信息包括该多个连续比特中本文档来自技高网...

【技术保护点】
一种数据处理设备，其特征在于，包括：多个处理元素，所述多个处理元素中的每个处理元素包括比特交织单元和至少一个算术逻辑单元ALU，所述至少一个ALU与所述比特交织单元的至少一个输出端口一一对应，其中，所述比特交织单元用于根据多个连续比特的当前帧头偏移信息，确定由所述多个连续比特组成的至少一个比特组中每个比特组对应的目标输出端口，以及从所述对应的目标输出端口输出所述每个比特组，其中，所述至少一个比特组中每个比特组包括所述多个连续比特中的至少一个连续比特；所述至少一个ALU中的至少一个目标ALU用于接收所述比特交织单元传输的所述至少一个比特组中的至少一个第一比特组，并对所述至少一个第一比特组执行指令，以获得指令执行结果，其中，所述至少一个目标ALU与所述至少一个第一比特组对应的至少一个目标输出端口相对应。

【技术特征摘要】
1.一种数据处理设备，其特征在于，包括：多个处理元素，所述多个处理元素中的每个处理元素包括比特交织单元和至少一个算术逻辑单元ALU，所述至少一个ALU与所述比特交织单元的至少一个输出端口一一对应，其中，所述比特交织单元用于根据多个连续比特的当前帧头偏移信息，确定由所述多个连续比特组成的至少一个比特组中每个比特组对应的目标输出端口，以及从所述对应的目标输出端口输出所述每个比特组，其中，所述至少一个比特组中每个比特组包括所述多个连续比特中的至少一个连续比特；所述至少一个ALU中的至少一个目标ALU用于接收所述比特交织单元传输的所述至少一个比特组中的至少一个第一比特组，并对所述至少一个第一比特组执行指令，以获得指令执行结果，其中，所述至少一个目标ALU与所述至少一个第一比特组对应的至少一个目标输出端口相对应。2.根据权利要求1所述的设备，其特征在于，所述设备存储有预设帧头偏移值与输出端口之间的对应关系；所述比特交织单元具体用于根据所述多个连续比特的当前帧头偏移信息以及所述预设帧头偏移值与输出端口之间的对应关系，确定所述至少一个比特组中每个比特组的目标输出端口。3.根据权利要求2所述的设备，其特征在于，所述预设帧头偏移值以M个比特为单位，M≥1，所述比特交织单元具体用于：根据所述多个连续比特的当前帧头偏移信息，确定所述至少一个比特组中的每个比特组的帧头偏移值，其中，所述至少一个比特组中的每个比特组包括M个连续比特；确定所述预设帧头偏移值与输出端口之间的对应关系中与所述每个比特组的帧头偏移值相对应的输出端口；将所述对应的输出端口确定为所述每个比特组的目标输出端口。4.根据权利要求2或3所述的设备，其特征在于，所述多个处理元素中的每个处理元素存储有所述预设帧头偏移值与输出端口之间的对应关系。5.根据权利要求1至4中任一项所述的设备，其特征在于，所述设备还存储有多个指令参数；所述比特交织单元还用于根据所述多个连续比特的当前帧头偏移信息，确定所述至少一个比特组中的每个比特组的指令参数存储地址，并向所述每个目标ALU发送指示信息，所述指示信息用于指示所述每个目标ALU接收到的第一比特组的指令参数存储地址；所述至少一个目标ALU中的每个目标ALU还用于在对接收到的第一比特组执行指令之前，从所述比特交织单元发送的指示信息所指示的指令参数存储地址获取指令参数，并根据获取到的所述指令参数对接收到的第一比特执行所述指令。6.根据权利要求1至5中任一项所述的设备，其特征在于，所述比特交织单元还用于通过所述比特交织单元所属处理元素的输出端输出所述多个连续比特的当前帧头偏移信息。7.根据权利要求1至6中任一项所述的设备，其特征在于，所述多个处理元素中的每个处理元素还包括转换单元，其中，所述转换单元的输入端与所述比特交织单元的至少一个输出端口连接，并且所述转换单元的输出端与所述转换单元所属处理元素的输出端连接；所述比...

【专利技术属性】
技术研发人员：向俊凌，董立民，李昆，丁炽武，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44