上电复位电路及集成电路制造技术

本发明专利技术公开了一种上电复位电路及集成电路。该上电复位电路包括：第一上电模块，输出第一上电信号；第一保持模块，连接到第一上电模块的输出端，输入第一上电信号，输出第一复位信号；第二上电模块，连接到第一保持模块的输出端，输入第一复位信号，输出第二上电信号；第二保持模块，连接到第二上电模块的输出端，输入第二上电信号，输出第二复位信号。根据本发明专利技术的实施例通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，尤其涉及一种上电复位电路及集成电路。
技术介绍
在集成电路设计领域，各种集成电路都可以包括上电复位(POR：PowerOnReset)电路，其作用是保证在施加电源后，模拟和数字模块初始化至已知状态。基本POR功能会产生一个内部复位脉冲或复位电平以避免“竞争”现象，并使器件保持静态，直至电源电压稳定或达到一个能保证正常工作的阈值。一旦电源电压达到阈值电压，POR电路就会释放内部复位信号，状态机开始初始化，在初始化完成后，集成电路开始正常工作。然而，现有技术的上电复位电路通常仅能分别保证慢上电(例如1ms以上)或快上电(例如1ms以内)时的上电复位，无法同时保证慢上电和快上电情况下的上电复位。
技术实现思路
技术问题有鉴于此，本专利技术提出一种上电复位电路，通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。解决方案根据本专利技术的一个方面，提供了一种上电复位电路。所述上电复位电路包括：第一上电模块，所述第一上电模块输出第一上电信号；第一保持模块，所述第一保持模块连接到所述第一上电模块的输出端，输入所述第一上电信号，输出第一复位信号；第二上电模块，所述第二上电模块连接到所述第一保持模块的输出端，输入所述第一复位信号，输出第二上电信号；第二保持模块，所述第二保持模块连接到所述第二上电模块的输出端，输入所述第二上电信号，输出第二复位信号。在一种可能的实现方式中，所述第一上电模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容，其中，所述第一晶体管的漏极分别连接到所述第三晶体管的栅极、所述第三晶体管的漏极以及所述第四晶体管的栅极；所述第二晶体管的栅极分别连接到所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第一电容的一端，所述第一电容的一端输出所述第一上电信号；所述第一晶体管的源极以及所述第二晶体管的源极连接到电源电压；所述第一晶体管的栅极、所述第三晶体管的源极、所述第四晶体管的源极以及所述第一电容的另一端接地。在一种可能的实现方式中，所述第二上电模块包括：第五晶体管、第六晶体管以及第二电容，其中，所述第五晶体管的栅极连接到所述第六晶体管的栅极，输入所述第一复位信号；所述第五晶体管的漏极分别连接到所述第六晶体管的漏极以及所述第二电容的一端，所述第二电容的一端输出所述第二上电信号；所述第五晶体管的源极连接到电源电压；所述第六晶体管的源极以及所述第二电容的另一端接地。在一种可能的实现方式中，所述第一保持模块包括：第一施密特触发器，所述第一施密特触发器的输入端输入所述第一上电信号，输出所述第一复位信号。在一种可能的实现方式中，所述第一保持模块包括：第一倒相器模块，所述第一倒相器模块的输入端输入所述第一上电信号，输出所述第一复位信号，其中，所述第一倒相器模块包括串联的偶数个倒相器。在一种可能的实现方式中，所述第二保持模块包括：第二施密特触发器，所述第二施密特触发器的输入端输入所述第二上电信号，输出中间信号；第二倒相器模块，连接到所述第二施密特触发器，所述第二倒相器模块的输入端输入所述中间信号，输出所述第二复位信号，其中，所述第二倒相器模块包括串联的奇数个倒相器。在一种可能的实现方式中，所述第二保持模块包括：第三倒相器模块，所述第三倒相器模块的输入端输入所述第二上电信号，输出所述第二复位信号，其中，所述第三倒相器模块包括串联的奇数个倒相器。在一种可能的实现方式中，所述第一晶体管和所述第二晶体管为PMOS晶体管，所述第三晶体管和所述第四晶体管为NMOS晶体管。在一种可能的实现方式中，所述第五晶体管为PMOS晶体管，所述第六晶体管为NMOS晶体管。根据本专利技术的另一方面，提供了一种集成电路，所述集成电路包括如上所述的上电复位电路，所述上电复位电路输出的第二复位信号对所述集成电路进行上电复位。有益效果根据本专利技术的实施例，通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。根据下面参考附图对示例性实施例的详细说明，本专利技术的其它特征及方面将变得清楚。附图说明包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本专利技术的示例性实施例、特征和方面，并且用于解释本专利技术的原理。图1是根据本专利技术一示例性实施例示出的上电复位电路的示意图。图2是根据本专利技术一示例性实施例示出的上电复位电路的示意图。具体实施方式以下将参考附图详细说明本专利技术的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。另外，为了更好的说明本专利技术，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本专利技术同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本专利技术的主旨。实施例1图1是根据本专利技术一示例性实施例示出的上电复位电路的示意图。根据本专利技术的示例性实施例的上电复位电路可以应用于集成电路中，输出第二复位信号对集成电路系统进行上电复位。如图1所示，在一种可能的实现方式中，该上电复位电路包括：第一上电模块11，所述第一上电模块11输出第一上电信号VB；第一保持模块12，所述第一保持模块12连接到所述第一上电模块11的输出端，输入所述第一上电信号VB，输出第一复位信号VC；第二上电模块13，所述第二上电模块13连接到所述第一保持模块12的输出端，输入所述第一复位信号VC，输出第二上电信号VD；第二保持模块14，所述第二保持模块14连接到所述第二上电模块13的输出端，输入所述第二上电信号VD，输出第二复位信号VOUT。该实施例通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。举例来说，第一上电模块11和第一保持模块12可以组成慢上电部分，在电源电压VDD慢上电(例如1ms以上)的过程中产生可靠的复位信号，也即第一复位信号VC；第二上电模块13和第二保持模块14可以组成快上电部分，在电源电压VDD快上电(例如1ms以内)的过程中产生可靠的复位信号，也即第二复位信号VOUT。将慢上电部分与快上电部分串联后，可以保证无论在快上电过程还是慢上电过程中，都能够产生可靠的复位信号(第二复位信号VOUT)。如图2所示，在一种可能的实现方式中，第一上电模块11可以包括：第一晶体管P1、第二晶体管P2、第三晶体管N1、第四晶体管N2以及第一电容C1。其中，所述第一晶体管P1的漏极分别连接到所述第三晶体管N1的栅极、所述第三晶体管N1的漏极以及所述第四晶体管N2的栅极；所述第二晶体管P2的栅极分别连接到所述第二晶体管P2的漏极、所述第四晶体管N2的漏极以及所述第一电容C1的一端，所述第一电容C1的一端输出所述第一上电信号VB；所述第一晶体管P1的源极以及所述第二晶体管P1的源极连接到电源电压VDD；所述第一晶体管P1的栅极、所述第三晶体管N1的源极本文档来自技高网...

【技术保护点】
一种上电复位电路，其特征在于，所述上电复位电路包括：第一上电模块，所述第一上电模块输出第一上电信号；第一保持模块，所述第一保持模块连接到所述第一上电模块的输出端，输入所述第一上电信号，输出第一复位信号；第二上电模块，所述第二上电模块连接到所述第一保持模块的输出端，输入所述第一复位信号，输出第二上电信号；第二保持模块，所述第二保持模块连接到所述第二上电模块的输出端，输入所述第二上电信号，输出第二复位信号。

【技术特征摘要】
1.一种上电复位电路，其特征在于，所述上电复位电路包括：第一上电模块，所述第一上电模块输出第一上电信号；第一保持模块，所述第一保持模块连接到所述第一上电模块的输出端，输入所述第一上电信号，输出第一复位信号；第二上电模块，所述第二上电模块连接到所述第一保持模块的输出端，输入所述第一复位信号，输出第二上电信号；第二保持模块，所述第二保持模块连接到所述第二上电模块的输出端，输入所述第二上电信号，输出第二复位信号。2.根据权利要求1所述的上电复位电路，其特征在于，所述第一上电模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容，其中，所述第一晶体管的漏极分别连接到所述第三晶体管的栅极、所述第三晶体管的漏极以及所述第四晶体管的栅极；所述第二晶体管的栅极分别连接到所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第一电容的一端，所述第一电容的一端输出所述第一上电信号；所述第一晶体管的源极以及所述第二晶体管的源极连接到电源电压；所述第一晶体管的栅极、所述第三晶体管的源极、所述第四晶体管的源极以及所述第一电容的另一端接地。3.根据权利要求1所述的上电复位电路，其特征在于，所述第二上电模块包括：第五晶体管、第六晶体管以及第二电容，其中，所述第五晶体管的栅极连接到所述第六晶体管的栅极，输入所述第一复位信号；所述第五晶体管的漏极分别连接到所述第六晶体管的漏极以及所述第二电容的一端，所述第二电容的一端输出所述第二上电信号；所述第五晶体管的源极连接到电源电压；所述第六晶体管的源极以及所述第二电容的另一端接地。4.根据权利要求1...

【专利技术属性】
技术研发人员：王鹏，张文荣，陆健，徐学良，罗鹏，翁亚男，
申请(专利权)人：上海晟矽微电子股份有限公司，
类型：发明
国别省市：上海;31