一种阵列基板、检测电路及其断路和短路检测方法技术

本发明专利技术提供了一种阵列基板、检测电路及其断路和短路检测方法，检测电路包括多个第一开关管、多个第二开关管、多个第一器件、第一输入端至第六输入端、第一输出端和第二输出端，向第一输入端、第二输入端、第五输入端和第六输入端输入第一电平信号、向第三输入端和第四输入端输入第二电平信号，检测第一输出端和第二输出端输出的信号是否为第二电平信号，即可判断走线是否为断路；向第二输入端、第四输入端和第五输入端输入第一电平信号、向第一输入端输入第二电平信号，检测第一输出端输出的信号是否为第二电平信号，即可判断走线是否为短路，从而避免了阵列基板上的走线短路或断路而影响显示装置的正常显示。

【技术实现步骤摘要】

本专利技术涉及显示设备
，更具体地说，涉及一种阵列基板、检测电路及其断路和短路检测方法。
技术介绍
现有技术中，先在同一基板上同时制作多个阵列单元，然后在制作完成后对阵列单元进行切割，形成一个个独立的阵列基板。之后，再将阵列基板与电子纸膜进行粘贴形成电子纸显示装置。但是，在阵列基板的切割和搬运的过程中，很容易划伤阵列基板上的走线等，如栅极线和数据线等，造成走线出现断路或短路的情况，影响显示装置的正常显示。
技术实现思路
有鉴于此，本专利技术提供了一种阵列基板、检测电路及其断路和短路检测方法，以检测阵列基板上的走线，避免走线出现断路或短路的情况。为实现上述目的，本专利技术提供如下技术方案：一种检测电路，应用于阵列基板，所述阵列基板包括多条走线，所述检测电路包括多个第一开关管、多个第二开关管、多个第一器件、第一输入端至第六输入端、第一输出端和第二输出端；所述第一器件的阻抗大于所述第一开关管的阻抗，所述第一器件的第一端与所述第一输入端电连接，所述第一器件的第二端与所述走线的第一端电连接；所述第一开关管的控制端与所述第二输入端电连接，所述第一开关管的第一端与所述走线的第二端电连接，与奇数条走线电连接的所述第一开关管的第二端与所述第三输入端电连接，与偶数条走线电连接的所述第二开关管的第二端与第四输入端电连接；所述第二开关管的控制端与所述走线的第一端电连接，与奇数条走线电连接的所述第二开关管的第一端与所述第五输入端电连接，与偶数条走线电连接的所述第二开关管的第一端与所述第六输入端电连接，与奇数条走线电连接的所述第二开关管的第二端与所述第一输出端电连接，与偶数条走线电连接的所述第二开关管的第二端与所述第二输出端电连接。一种阵列基板，包括所述的检测电路。一种断路检测方法，应用于所述的检测电路，包括：清零时段，向第一输入端、第二输入端、第三输入端和第四输入端输入第一电平信号、向第五输入端和第六输入端输入第二电平信号；检测时段，向第一输入端、第二输入端、第五输入端和第六输入端输入第一电平信号、向第三输入端和第四输入端输入第二电平信号，检测所述第一输出端和第二输出端输出的信号是否为第二电平信号，若是第二电平信号，则所述多条走线都为通路，若是第一电平信号，则至少一条所述走线为断路。一种短路检测方法，应用于所述的检测电路，包括：清零时段，向第二输入端和第三输入端输入第一电平信号、向第一输入端和第五输入端输入第二电平信号；检测时段，向第二输入端、第四输入端和第五输入端输入第一电平信号、向第一输入端输入第二电平信号，检测所述第一输出端输出的信号是否为第二电平信号，若是第二电平信号，则所述多条走线都为通路，若是第一电平信号，则至少两条所述走线短路。与现有技术相比，本专利技术所提供的技术方案具有以下优点：本专利技术所提供的阵列基板、检测电路及其断路和短路检测方法，向第一输入端、第二输入端、第五输入端和第六输入端输入第一电平信号、向第三输入端和第四输入端输入第二电平信号，检测第一输出端和第二输出端输出的信号是否为第二电平信号，即可判断走线是否为断路；向第二输入端、第四输入端和第五输入端输入第一电平信号、向第一输入端输入第二电平信号，检测第一输出端输出的信号是否为第二电平信号，即可判断走线是否为短路，从而避免了阵列基板上的走线短路或断路而影响显示装置的正常显示。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种检测电路的结构示意图；图2为图1所示的检测电路在进行断路检测时的信号时序图；图3为图1所示的检测电路在进行短路检测时的信号时序图；图4为本专利技术实施例提供的另一种检测电路的结构示意图；图5为本专利技术实施例提供的一种阵列基板的平面结构示意图；图6为本专利技术实施例提供的一种断路检测方法的流程图；图7为本专利技术实施例提供的一种短路检测方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种检测电路，如图1所示，图1为本专利技术实施例提供的一种检测电路的结构示意图，该检测电路应用于包括多条走线S1～Sn的阵列基板，即该检测电路应用于检测阵列基板上的走线S1～Sn是否出现短路或断路的情况。可选的，本实施例中的走线为阵列基板上的栅极线或数据线。如图1所示，该检测电路包括多个第一开关管K1、多个第二开关管K2、多个第一器件T、第一输入端IN1至第六输入端IN6、第一输出端OUT1和第二输出端OUT2。其中，第一器件T的阻抗大于第一开关管K1的阻抗，第一器件T的第一端与第一输入端IN1电连接，第一器件T的第二端与走线的第一端电连接，即多个第一器件T的第二端分别与多个走线S1～Sn的第一端一一对应电连接。第一开关管K1的控制端与第二输入端IN2电连接，第一开关管K1的第一端与走线的第二端电连接，即多个第一开关管K1的第一端分别与走线S1～Sn的第一端一一对应电连接。与奇数条走线电连接的第一开关管K1的第二端与第三输入端IN3电连接，与偶数条走线电连接的第二开关管K2的第二端与第四输入端IN4电连接，即与走线S1、S3、S5…Sn-1电连接的第一开关管K1的第二端与第三输入端IN3电连接，与走线S2、S4、S6…Sn电连接的第二开关管K2的第二端与第四输入端IN4电连接。其中，本实施例中以n为偶数为例进行说明，但是，本专利技术并不仅限于此，在其他实施例中，n还可以为奇数。第二开关管K2的控制端与走线的第一端电连接，与奇数条走线电连接的第二开关管K2的第一端与第五输入端IN5电连接，与偶数条走线电连接的第二开关管K2的第一端与第六输入端IN6电连接，与奇数条走线电连接的第二开关管K2的第二端与第一输出端OUT1电连接，与偶数条走线电连接的第二开关管K2的第二端与第二输出端OUT2电连接，即与走线S1、S3、S5…Sn-1电连接的第二开关管K2的第一端与第五输入端IN5电连接、第二端与第一输出端OUT1电连接，与走线S2、S4、S6…Sn电连接的第二开关管K2的第一端与第六输入端IN6电连接、第二端与第二输出端OUT2电连接。参考图2，图2为图1所示的检测电路在进行断路检测时的信号时序图，其中，在对阵列基板上的走线进行检测之前，需要对走线中的电荷进行清零，以避免走线中的电荷影响检测结果。即在对阵列基板上的走线进行检测时，先进入清零时段T1，再进入检测时段T2。对阵列基板上走线S1～Sn的检测过程包括：清零时段T1，向第一输入端IN1、第二输入端IN2、第三输入端IN3和第四输入端IN4输入第一电平信号、向第五输入端IN5和第六输入端IN6输入第二电平信号；检测时段T2，向第一输入端IN1、第二输入端IN2、第五输入端IN5和第六输入端IN6输入第一电平信号、向第三输入端IN3和第四输入端IN本文档来自技高网...

【技术保护点】
一种检测电路，应用于阵列基板，所述阵列基板包括多条走线，其特征在于，所述检测电路包括多个第一开关管、多个第二开关管、多个第一器件、第一输入端至第六输入端、第一输出端和第二输出端；所述第一器件的阻抗大于所述第一开关管的阻抗，所述第一器件的第一端与所述第一输入端电连接，所述第一器件的第二端与所述走线的第一端电连接；所述第一开关管的控制端与所述第二输入端电连接，所述第一开关管的第一端与所述走线的第二端电连接，与奇数条走线电连接的所述第一开关管的第二端与所述第三输入端电连接，与偶数条走线电连接的所述第二开关管的第二端与第四输入端电连接；所述第二开关管的控制端与所述走线的第一端电连接，与奇数条走线电连接的所述第二开关管的第一端与所述第五输入端电连接，与偶数条走线电连接的所述第二开关管的第一端与所述第六输入端电连接，与奇数条走线电连接的所述第二开关管的第二端与所述第一输出端电连接，与偶数条走线电连接的所述第二开关管的第二端与所述第二输出端电连接。

【技术特征摘要】
1.一种检测电路，应用于阵列基板，所述阵列基板包括多条走线，其特征在于，所述检测电路包括多个第一开关管、多个第二开关管、多个第一器件、第一输入端至第六输入端、第一输出端和第二输出端；所述第一器件的阻抗大于所述第一开关管的阻抗，所述第一器件的第一端与所述第一输入端电连接，所述第一器件的第二端与所述走线的第一端电连接；所述第一开关管的控制端与所述第二输入端电连接，所述第一开关管的第一端与所述走线的第二端电连接，与奇数条走线电连接的所述第一开关管的第二端与所述第三输入端电连接，与偶数条走线电连接的所述第二开关管的第二端与第四输入端电连接；所述第二开关管的控制端与所述走线的第一端电连接，与奇数条走线电连接的所述第二开关管的第一端与所述第五输入端电连接，与偶数条走线电连接的所述第二开关管的第一端与所述第六输入端电连接，与奇数条走线电连接的所述第二开关管的第二端与所述第一输出端电连接，与偶数条走线电连接的所述第二开关管的第二端与所述第二输出端电连接。2.根据权利要求1所述的检测电路，其特征在于，所述第三输入端与所述第四输入端电连接，所述第五输入端和所述第六输入端电连接，所述第一输入端与所述第二输出端电连接。3.根据权利要求1所述的检测电路，其特征在于，所述第一器件为防静电器件。4.根据权利要求1所述的检测电路，其特征在于，所述第一器件为第三开关管；所述检测电路还包括第七输入端，所述第七输入端与所述第三开关管的控制端电连接。5.根据权利要求4所述的检测电路，其特征在于，所述第三开关管为PMOS晶体管或NMOS晶体管。6.根据权利要求1所述的检测电路，其特征在于，所述走线为栅极线或数据线。7.根据权利要求1至6任一项所述的检测电路，其特征在于，所述第一开关管和所述第二开关管为PMOS晶体管；或者，所述第一开关管和所述第二开关管为NMOS晶体管。8.一种阵列基板，其特征在于，包括权利要求1至7任一项所述的检测电路。9.一种断路检测方法，其特征在于，应用于权利要求1所述的检测电路，包括：清零...

【专利技术属性】
技术研发人员：宋伯龙，
申请(专利权)人：上海天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31