一种用于非易失性存储器的读操作方法及装置制造方法及图纸

本发明专利技术实施例公开了一种用于非易失性存储器的读操作方法，包括：在选中的字线上施加第一读取电压，并在未被选中的字线上施加读通电压后，分次经不同的位线感测选中的字线上连接的全部存储单元管的状态；之后，在所述选中的字线上施加第二读取电压，并在所述未被选中的字线上施加所述读通电压后，再经相应的位线感测上次感测出状态为关态的存储单元管的状态。第一读取电压小于第二读取电压。本发明专利技术实施例提供的用于非易失性存储器的读操作方法，通过先分次将导通电流大的存储单元管读出，在读取剩余的存储单元管，减小了感测时共源线上的电流，从而降低了共源线上的噪声对读操作的干扰，提高读操作的精度和准确性。

【技术实现步骤摘要】

本专利技术涉及数据处理
，尤其涉及一种用于非易失性存储器的读操作方法及装置。
技术介绍
闪存装置包括多个以矩阵排列的存储单元管。全部存储单元管分为若干个块，每个块又分为若干个页。每个页包括多个存储单元管，存储单元用于记录数据。多个存储单元管串联或并联接至位线，每个存储单元可通过字线(WL,wordline)和位线(BL,bitline)锁定后访问。存储单元管一般为浮栅型金属氧化物半导体(Floating-GateMetalOxideSemiconductor,FGMOS)或陷阱电荷俘获型存储器件。进行读操作时，在一个块中，在选中的字线上加读电压，未选中的字线上加读通电压，并通过位线上加压，读取本次选中的字线连接的全部存储单元管的数据。此时，为了避免对位线放电，需保证位线上的电压不变。这样会使的非易失性存储器中导通的存储单元管始终会存在电流流向共源线，导致在共源线上产生非常大的噪声。共源线上的噪声会对读出电流产生干扰，影响页缓存电路对选中字线上连接的存储单元管存储状态的感测，造成读取误差，影响读操作的精度和准确率。因此，本领域技术人员需要提供一种用于非易失性存储器的读操作方法及装置，能够减小共源线上的噪声，从而提高读操作的精度和准确性。
技术实现思路
为了解决现有技术问题，本专利技术提供了一种用于非易失性存储器的读操作方法及装置，能够减小共源线上的噪声，从而提高读操作的精度和准确性。本专利技术实施例提供的一种用于非易失性存储器的读操作方法，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述方法，包括：步骤一：控制所述电压生成电路在选中的字线上施加第一读取电压，并在未被选中的字线上施加读通电压；步骤二：逐一发送n个控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，n为正整数，所述n个控制信号携带有所述非易失性存储器中全部位线的位线标识，每个控制信号所携带的位线标识不同，所述第一位线集合包括本次发送的控制信号中携带的全部位线标识所指示的位线；步骤三：控制所述电压生成电路在所述选中的字线上施加第二读取电压，并在所述未被选中的字线上施加所述读通电压，所述第二读取电压大于所述第一读取电压；步骤四：控制所述页缓存电路通过第二位线集合感测存储单元管集合中全部存储单元管的状态，所述第二位线集合包括所述存储单元管集合中全部存储单元管所连接的位线，所述存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。优选地，所述步骤一，之前还包括：获取读操作配置，所述读操作配置包括第一读操作次数、第二读操作次数和每一次读操作的读取电压；然后，重复执行i次步骤一到步骤二，每次执行步骤一时的所述第一读取电压等于获取到的本次读操作的读取电压；再重复执行j次步骤三到步骤四，每次执行步骤三时的所述第二读取电压等于获取到的本次读操作的读取电压；其中，i为所述第一读操作次数，j为所述第二读操作次数，i为大于或等于0的整数，j为大于或等于0的整数，且i+j≠0，后一次读操作的读取电压大于前一次读操作的读取电压。本专利技术实施例还提供了一种用于非易失性存储器的读操作方法，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述方法，包括：步骤A：控制所述电压生成电路在选中的字线上施加第一电压，并在未被选中的字线上施加读通电压；步骤B：逐一发送m个第一控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，m为正整数，所述m个第一控制信号携带有第二位线集合中的全部位线的位线标识，每个第一控制信号所携带的位线标识不同，所述第一位线集合包括本次发送的第一控制信号中携带的全部位线标识所指示的位线，所述第二位线集合包括所述非易失性存储器中任意一条位线或多条位线；步骤C：控制所述电压生成电路在所述选中的字线上施加第二电压，并在所述未被选中的字线上施加所述读通电压，所述第二电压大于所述第一读取电压；步骤D：控制所述页缓存电路通过第三位线集合感测第一存储单元管集合中全部存储单元管的状态，所述第三位线集合包括所述第一存储单元管集合中全部存储单元管所连接的位线，所述第一存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。优选地，还包括：步骤E：控制所述电压生成电路在所述选中的字线上施加所述第一电压，并在所述未被选中的字线上施加所述读通电压；步骤F：逐一发送p个第二控制信号至所述页缓存电路，以控制所述页缓存电路通过第四位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，所述p个第二控制信号携带有第五位线集合中的全部位线的位线标识，每个第二控制信号所携带的位线标识不同，所述第四位线集合包括本次发送的第二控制信号中携带的全部位线标识所指示的位线，所述第五位线集合包括第六位线集合中任意一条位线或多条位线，所述第六位线集合包括所述非易失性存储器中除去所述第二位线集合中全部位线外剩余的全部位线；步骤G：控制所述电压生成电路在所述选中的字线上施加第二电压，并在所述未被选中的字线上施加所述读通电压，所述第二电压大于所述第一读取电压；步骤H：控制所述页缓存电路通过第七位线集合感测第二存储单元管集合中全部存储单元管的状态，所述第七位线集合包括所述第二存储单元管集合中全部存储单元管所连接的位线，所述第二存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。优选地，所述步骤A，之前还包括：获取读操作配置，所述读操作配置包括第一读操作次数、第二读操作次数和每一次读操作的读取电压；然后，重复执行i次步骤A到步骤B，每次执行步骤A时的所述第一电压等于获取到的本次读操作的读取电压；再重复执行j次步骤C到步骤D，每次执行步骤C时的所述第二电压等于获取到的本次读操作的读取电压；其中，i为所述第一读操作次数，j为所述第二读操作次数，i为大于或等于0的整数，j为大于或等于0的整数，且i+j≠0，后一次读操作的读取电压大于前一次读操作的读取电压。本专利技术实施例还提供了一种用于非易失性存储器的读操作装置，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述装置，包括：第一电压控制单元、第一感测控制单元、第二电压控制单元和第二感测控制单元；所述第一电压控制单元，用于控制所述电压生成电路在选中的字线上施加第一读取电压，并在未被选中的字线上施加读通电压；所述第一感测控制单元，用于逐一发送n个控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储本文档来自技高网...

【技术保护点】
一种用于非易失性存储器的读操作方法，其特征在于，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述方法，包括：步骤一：控制所述电压生成电路在选中的字线上施加第一读取电压，并在未被选中的字线上施加读通电压；步骤二：逐一发送n个控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，n为正整数，所述n个控制信号携带有所述非易失性存储器中全部位线的位线标识，每个控制信号所携带的位线标识不同，所述第一位线集合包括本次发送的控制信号中携带的全部位线标识所指示的位线；步骤三：控制所述电压生成电路在所述选中的字线上施加第二读取电压，并在所述未被选中的字线上施加所述读通电压，所述第二读取电压大于所述第一读取电压；步骤四：控制所述页缓存电路通过第二位线集合感测存储单元管集合中全部存储单元管的状态，所述第二位线集合包括所述存储单元管集合中全部存储单元管所连接的位线，所述存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。...

【技术特征摘要】
1.一种用于非易失性存储器的读操作方法，其特征在于，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述方法，包括：步骤一：控制所述电压生成电路在选中的字线上施加第一读取电压，并在未被选中的字线上施加读通电压；步骤二：逐一发送n个控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，n为正整数，所述n个控制信号携带有所述非易失性存储器中全部位线的位线标识，每个控制信号所携带的位线标识不同，所述第一位线集合包括本次发送的控制信号中携带的全部位线标识所指示的位线；步骤三：控制所述电压生成电路在所述选中的字线上施加第二读取电压，并在所述未被选中的字线上施加所述读通电压，所述第二读取电压大于所述第一读取电压；步骤四：控制所述页缓存电路通过第二位线集合感测存储单元管集合中全部存储单元管的状态，所述第二位线集合包括所述存储单元管集合中全部存储单元管所连接的位线，所述存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。2.根据权利要求1所述的用于非易失性存储器的读操作方法，其特征在于，所述步骤一，之前还包括：获取读操作配置，所述读操作配置包括第一读操作次数、第二读操作次数和每一次读操作的读取电压；然后，重复执行i次步骤一到步骤二，每次执行步骤一时的所述第一读取电压等于获取到的本次读操作的读取电压；再重复执行j次步骤三到步骤四，每次执行步骤三时的所述第二读取电压等于获取到的本次读操作的读取电压；其中，i为所述第一读操作次数，j为所述第二读操作次数，i为大于或等于0的整数，j为大于或等于0的整数，且i+j≠0，后一次读操作的读取电压大于前一次读操作的读取电压。3.一种用于非易失性存储器的读操作方法，其特征在于，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述方法，包括：步骤A：控制所述电压生成电路在选中的字线上施加第一电压，并在未被选中的字线上施加读通电压；步骤B：逐一发送m个第一控制信号至所述页缓存电路，以控制所述页缓存电路通过第一位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，m为正整数，所述m个第一控制信号携带有第二位线集合中的全部位线的位线标识，每个第一控制信号所携带的位线标识不同，所述第一位线集合包括本次发送的第一控制信号中携带的全部位线标识所指示的位线，所述第二位线集合包括所述非易失性存储器中任意一条位线或多条位线；步骤C：控制所述电压生成电路在所述选中的字线上施加第二电压，并在所述未被选中的字线上施加所述读通电压，所述第二电压大于所述第一读取电压；步骤D：控制所述页缓存电路通过第三位线集合感测第一存储单元管集合中全部存储单元管的状态，所述第三位线集合包括所述第一存储单元管集合中全部存储单元管所连接的位线，所述第一存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。4.根据权利要求3所述的用于非易失性存储器的读操作方法，其特征在于，还包括：步骤E：控制所述电压生成电路在所述选中的字线上施加所述第一电压，并在所述未被选中的字线上施加所述读通电压；步骤F：逐一发送p个第二控制信号至所述页缓存电路，以控制所述页缓存电路通过第四位线集合中的全部位线感测所述选中的字线上连接的存储单元管的状态，所述p个第二控制信号携带有第五位线集合中的全部位线的位线标识，每个第二控制信号所携带的位线标识不同，所述第四位线集合包括本次发送的第二控制信号中携带的全部位线标识所指示的位线，所述第五位线集合包括第六位线集合中任意一条位线或多条位线，所述第六位线集合包括所述非易失性存储器中除去所述第二位线集合中全部位线外剩余的全部位线；步骤G：控制所述电压生成电路在所述选中的字线上施加第二电压，并在所述未被选中的字线上施加所述读通电压，所述第二电压大于所述第一读取电压；步骤H：控制所述页缓存电路通过第七位线集合感测第二存储单元管集合中全部存储单元管的状态，所述第七位线集合包括所述第二存储单元管集合中全部存储单元管所连接的位线，所述第二存储集合单元管集合包括在上次感测时感测到的状态为关态的全部存储单元管。5.根据权利要求3所述的用于非易失性存储器的读操作方法，其特征在于，所述步骤A，之前还包括：获取读操作配置，所述读操作配置包括第一读操作次数、第二读操作次数和每一次读操作的读取电压；然后，重复执行i次步骤A到步骤B，每次执行步骤A时的所述第一电压等于获取到的本次读操作的读取电压；再重复执行j次步骤C到步骤D，每次执行步骤C时的所述第二电压等于获取到的本次读操作的读取电压；其中，i为所述第一读操作次数，j为所述第二读操作次数，i为大于或等于0的整数，j为大于或等于0的整数，且i+j≠0，后一次读操作的读取电压大于前一次读操作的读取电压。6.一种用于非易失性存储器的读操作装置，其特征在于，所述非易失性存储器，包括：存储单元管阵列、页缓存电路、电压生成电路和控制电路；每列存储单元管通过一条位线连接所述页缓存电路，每行存储单元管的栅极通过一条字线连接所述电压生成电路，所述控制电路用于控制所述页缓存电路和所述电压生成电路；所述装置，包括：第一电压控制单元、第一感测控制单元、第二电压控制单元和第二感测控制单元；所述第一电压控制单元，用于控制所述电压生成电路在选中的字线上施加第一读取电压，并在未被选中的字...

【专利技术属性】
技术研发人员：杜智超，王颀，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11