一种双路电压缓冲电路制造技术

本发明专利技术公开了一种双路电压缓冲电路，其包括高电压信号输入端、高电压输出端、低电压信号输入端、低电压输出端、第一运算放大器、第二运算放大器，第一MOS管、第二MOS管，第一电流源、电流复用支路，本发明专利技术通过运算放大器高增益，MOS管构成的负反馈回路保证了缓冲后的电压和输入的电压一致。任何输出的变化都会被负反馈回路放大，因此输出的变化很小，输出的阻抗非常小，具有简化电路设计、节省成本的优点。本发明专利技术通过MOS管构成电流复用支路，实现输出级电流的复用，从而降低了功耗。本发明专利技术作为一种双路电压缓冲电路，广泛适用于集成电路技术领域。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及一种双路电压缓冲电路。
技术介绍
电子电路如模数转换电路中经常需要缓冲两路信号，提高输出的驱动能力，现有技术中，需要使用专门的缓冲芯片，当用户需求比较单一时，容易造成资源浪费。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种双路电压缓冲电路。本专利技术所采用的技术方案是：一种双路电压缓冲电路，其包括高电压信号输入端、高电压输出端、低电压信号输入端、低电压输出端、第一运算放大器、第二运算放大器，第一MOS管、第二MOS管，第一电流源、电流复用支路，所述第一运算放大器的正输入端与所述高电压信号输入端连接，其输出端与所述第一MOS管的栅极连接，其负输入端与所述第一MOS管的源极连接，所述第一MOS管的源极与所述高电压输出端连接；所述第二运算放大器的正输入端与所述低电压信号输入端连接，其输出端与所述第二MOS管的栅极连接，其负输入端与所述第二MOS管的源极连接，所述第二MOS管的漏极与所述第一MOS管的漏极连接，所述第二MOS管的源极与所述第一电流源的负极连接，所述第一电流源的正极与地连接，所述第二MOS管的源极与所述低电压输出端连接；所述电流复用支路分别与所述第一MOS管的源极以及所述第二MOS管的漏极连接，所述复用电路为第一MOS管提供电源。进一步，所述电流复用支路包括第三MOS管和第一电源，所述第三MOS管的栅极分别与所述第一MOS管的漏极以及第二MOS管的源极连接，其漏极与所述第一MOS管的源极连接，其源极与所述第一电源连接。进一步，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。进一步，所述第三MOS管为PMOS管。进一步，所述电流复用支路包括第二电源、第三电源以及第二电流源，所述第二电源与第二电流源的负极连接，所述第二电流源的正极与所述第一MOS管的源极连接，所述第三电流源与所述第二MOS管的漏极连接。进一步，所述第二电源与所述第三电源为同一电源。本专利技术的有益效果是：本专利技术通过运算放大器高增益，MOS管构成的负反馈回路保证了缓冲后的电压和输入的电压一致。任何输出的变化都会被负反馈回路放大，因此输出的变化很小，输出的阻抗非常小，具有简化电路设计、节省成本的优点。本专利技术通过MOS管构成电流复用支路，实现输出级电流的复用，从而降低了功耗。附图说明下面结合附图对本专利技术的具体实施方式作进一步说明：图1是本专利技术一具体实施例的电路原理图；图2是本专利技术另一具体实施例的电路原理图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。实施例1如图1所示，一种双路电压缓冲电路，其包括高电压信号输入端VREFP、高电压输出端VOUTP、低电压信号输入端VREFN、低电压输出端VOUTN、第一运算放大器OP1、第二运算放大器OP2，第一MOS管M1、第二MOS管M2，第一电流源I1、电流复用支路，所述第一运算放大器OP1的正输入端与所述高电压信号输入端VREFP连接，其输出端与所述第一MOS管M1的栅极连接，其负输入端与所述第一MOS管M1的源极连接，所述第一MOS管M1的源极与所述高电压输出端VOUTP连接，所述第二运算放大器OP2的正输入端与所述低电压信号输入端VREFN连接，其输出端与所述第二MOS管M2的栅极连接，其负输入端与所述第二MOS管M2的源极连接，所述第二MOS管M2的漏极与所述第一MOS管M1的漏极连接，所述第二MOS管M2的源极与所述第一电流源I1的负极连接，所述第一电流源I1的正极与地连接，所述第二MOS管M2的源极与所述低电压输出端VOUTN连接；所述电流复用支路分别与所述第一MOS管M1的源极以及所述第二MOS管M2的漏极连接，所述复用电路为第一MOS管提供电源。优选的，所述电流复用支路包括第三MOS管M3和第一电源VAA1，所述第三MOS管M3的栅极分别与所述第一MOS管M1的漏极以及第二MOS管M2的源极连接，其漏极与所述第一MOS管M1的源极连接，其源极与所述第一电源VAA1连接，所述第一MOS管M1的漏极与第二MOS管M2的漏极连接。在本实施例中所述第一MOS管为PMOS管，所述第二MOS管为NMOS管，所述第三MOS管为PMOS管。该电路实现输出级电流的复用，从而降低了功耗。其中第三MOS管M3的栅极接到高电压输出端VOUTP，第三MOS管M3的源级接到第一电源VAA1，漏级接到第第一MOS管M1的源级并反馈回第一运算放大器OP1。另外的反馈回路检测高电压输出端VOUTP的值，反馈给第一运算放大器OP1的负端，形成负反馈回路。由于运放的高增益，运放的两个输入端之间可以用“虚短”来解释工作原理，因此反馈回的电压高电压输出端VOUTP和输入的参考电压高电压信号输入端VREFP必须非常接近。因此该负反馈回路保证了缓冲后的电压和输入的电压一致。同样的第二运算放大器OP2的工作保证低电压输出端OUTN和输入的参考电压电压高电压信号输入端VREFP一致。由于第三MOS管M3的栅极接到高电压输出端VOUTP，第三MOS管M3的电流自偏置到和第二MOS管M2，第一MOS管M1、第一电流源I1一致。实施例2所述电流复用支路包括第二电源VAA2、第三电源VAA3以及第二电流源I2，所述第二电源VAA2与第二电流源VAA3的负极连接，所述第二电流源VAA2的正极与所述第一MOS管M1的源极连接，所述第三电流源VAA3与所述第二MOS管的漏极连接。在本实施例中所述第一MOS管M1为PMOS管，所述第二MOS管M2为NMOS管，高电压信号输入端VREFP通过第一运算放大器OP1正端驱动第一MOS管M1的栅极，第一MOS管的M1的输出为缓冲后的高电压输出端VOUTP，另外的反馈回路检测高电压输出端VOUTP的值，反馈给第一运算放大器OP1的负端，形成负反馈回路。由于运放的高增益，运放的两个输入端之间可以用“虚短”来解释工作原理，因此反馈回的高电压输出端VOUTP的电压和输入的参考电压高电压信号输入端VREFP必须非常接近。因此该负反馈回路保证了缓冲后的电压和输入的电压一致。任何输出的变化都会被负反馈回路放大，因此输出的变化很小，即使输出电流变化很大，或者说输出的阻抗非常小。具体的公式推导可以得出，输出的阻抗是反馈环路的增益乘以输出第一MOS管M1的跨导的倒数。一般在十欧姆以下。以上是对本专利技术的较佳实施进行了具体说明，但本专利技术创造并不限于所述实施例，熟悉本领域的技术人员在不违背本专利技术精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。本文档来自技高网...

【技术保护点】
一种双路电压缓冲电路，其特征在于：其包括高电压信号输入端、高电压输出端、低电压信号输入端、低电压输出端、第一运算放大器、第二运算放大器，第一MOS管、第二MOS管，第一电流源、电流复用支路；所述第一运算放大器的正输入端与所述高电压信号输入端连接，其输出端与所述第一MOS管的栅极连接，其负输入端与所述第一MOS管的源极连接，所述第一MOS管的源极与所述高电压输出端连接；所述第二运算放大器的正输入端与所述低电压信号输入端连接，其输出端与所述第二MOS管的栅极连接，其负输入端与所述第二MOS管的源极连接，所述第二MOS管的漏极与所述第一MOS管的漏极连接，所述第二MOS管的源极与所述第一电流源的负极连接，所述第一电流源的正极与地连接,所述第二MOS管的源极与所述低电压输出端连接；所述电流复用支路分别与所述第一MOS管的源极以及所述第二MOS管的漏极连接，所述复用电路为第一MOS管提供电源。

【技术特征摘要】
1.一种双路电压缓冲电路，其特征在于：其包括高电压信号输入端、高电压输出端、低电压信号输入端、低电压输出端、第一运算放大器、第二运算放大器，第一MOS管、第二MOS管，第一电流源、电流复用支路；所述第一运算放大器的正输入端与所述高电压信号输入端连接，其输出端与所述第一MOS管的栅极连接，其负输入端与所述第一MOS管的源极连接，所述第一MOS管的源极与所述高电压输出端连接；所述第二运算放大器的正输入端与所述低电压信号输入端连接，其输出端与所述第二MOS管的栅极连接，其负输入端与所述第二MOS管的源极连接，所述第二MOS管的漏极与所述第一MOS管的漏极连接，所述第二MOS管的源极与所述第一电流源的负极连接，所述第一电流源的正极与地连接,所述第二MOS管的源极与所述低电压输出端连接；所述电流复用支路分别与所述第一MOS管的源极以及所述第二MOS管的漏极连接，所述复用电路为第一MOS...

【专利技术属性】
技术研发人员：刘雄，
申请(专利权)人：广州昌钰行信息科技有限公司，
类型：发明
国别省市：广东;44